文章
-
為什么是3.3V與1.8V?3.3V與1.8V是哪里來的?2022-12-19 15:28
3.3V是因為當(dāng)年演進(jìn)到.35um工藝的時候柵極氧化層厚度減到了7nm左右,能承受的最大源漏電壓大概是4V。減去10%安全裕量是3.6V。又因為板級電路的供電網(wǎng)絡(luò)一般是保證+-10%的裕量,所以標(biāo)準(zhǔn)定在了3.6×0.9,3.3V。1.8同理,.18um節(jié)點柵極氧化層厚度進(jìn)一步降到了4nm左右,ds耐壓極限降低到了大約2.3V。同樣的邏輯,先0.9變成2.07電壓 5389瀏覽量 -
與晶振并聯(lián)的1M電阻是什么用?為何有的有用,有的沒有用?應(yīng)該如何選擇?2022-12-02 08:40
-
晶振的輸出波形:TTL、CMOS、LVPECL、LVDS和正弦波2022-08-31 09:22
-
路邊停車收費系統(tǒng)原理和晶振的聯(lián)系2022-08-02 11:00
-
為何晶振并聯(lián)一個1MΩ電阻?晶振低溫不起振如何解決2022-07-20 08:59
在無源晶振應(yīng)用方案中,兩個外接電容能夠微調(diào)晶振產(chǎn)生的時鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶振起振。因此,當(dāng)發(fā)生程序啟動慢或不運行時,建議·晶振 1750瀏覽量 -
一文解析單片機(jī)晶振腳的原理2022-07-08 13:32
-
時鐘信號對數(shù)字音頻質(zhì)量的影響2022-06-27 16:36
-
有源晶振無源晶振的不同-先盤6點~2022-06-23 11:32
-
無源晶振不起振的原因有哪些?2022-06-08 09:44