記得有一次面試，面試官看了我的簡(jiǎn)歷，我的簡(jiǎn)歷上有介紹到我有高速電路板的設(shè)計(jì)經(jīng)驗(yàn)。于是他們就問(wèn):”能談?wù)勀闳绾卫斫?a target='_blank' class='arckwlink_none'>信號(hào)完整性的嗎?”當(dāng)時(shí)沒(méi)有做什么準(zhǔn)備，沒(méi)有去查看過(guò)信息完整性的相關(guān)資料，更不知道信號(hào)完整性的具體定義是什么。我思考了一下，回想起設(shè)計(jì)高速PCB的相關(guān)操作，注意事項(xiàng)。然后就說(shuō):”信號(hào)完整性包括幾方面的內(nèi)容，具體有信號(hào)反射，信號(hào)串?dāng)_，信號(hào)延時(shí)和時(shí)序錯(cuò)誤。信號(hào)反射體現(xiàn)在哪里呢？主要體現(xiàn)在原理圖上有些地方要設(shè)計(jì)成端接，PCB設(shè)計(jì)時(shí)，高速線要等寬，不能突變，要有一個(gè)完整的參考平面，不能跨平面。單端要做50歐姆，差分要等寬，等距和等長(zhǎng)，阻抗要做100歐姆。這樣設(shè)計(jì)是為了防止信號(hào)反射的產(chǎn)生。 信號(hào)串抗體現(xiàn)在哪里呢？主要體現(xiàn)在設(shè)計(jì)PCB時(shí)，走線要遵守3W原則，或者是某些高速走線做包地處理。這樣設(shè)計(jì)是為了防止線與線之間產(chǎn)生信號(hào)串?dāng)_的產(chǎn)生。 時(shí)序錯(cuò)誤又體現(xiàn)在哪里呢？主要體現(xiàn)在DDR走線設(shè)計(jì)時(shí)要做等長(zhǎng)匹配處理，總體原則是：地址，控制/命令信號(hào)與時(shí)鐘做等長(zhǎng)。DQ/DM信號(hào)與DQS做等長(zhǎng)。為什么要做等長(zhǎng)呢？主要是要讓同組信號(hào)同時(shí)到達(dá)接收端，好讓接收芯片能夠同時(shí)處理這些信號(hào)。這樣的設(shè)計(jì)就達(dá)到了防止時(shí)序錯(cuò)誤的目的。 以上就是我對(duì)信號(hào)完整性的理解，可能不是很標(biāo)準(zhǔn)的理解，如果有錯(cuò)誤，請(qǐng)批評(píng)指正，謝謝?！? 面試官聽(tīng)了，露出了滿意的笑容，點(diǎn)了點(diǎn)頭。 (mbbeetchina)