采用賽靈思Zynq-7000 All Programmalbe SoC能讓毫微微、微微以及其他小型蜂窩基站設計的集成度、靈活性和低功耗達到全新的高度。

小型蜂窩屬于低功率無線基站，運行于授權頻譜范圍內(nèi)，并由移動網(wǎng)絡運營商進行管理。小型蜂窩基站的類型囊括毫微微(Femtocell)、微微(Picocell)、微蜂窩(Microcell)和多載波基站(Metrocell)，覆蓋范圍從一百米到數(shù)百米不等。如今，小型蜂窩系統(tǒng)的電子核心組件包括FPGA、DSP器件以及網(wǎng)絡和主機處理器，這些組件都要滿足不斷發(fā)展演進的無線標準要求。然而，新一代小型蜂窩系統(tǒng)正在快速高度集成化，將以上這些元件集成到單個片上系統(tǒng)(SoC)內(nèi)。

電信運營商可利用小型蜂窩擴大家庭、企業(yè)以及城市和鄉(xiāng)村公共場所的蜂窩網(wǎng)絡的覆蓋范圍和容量。無論在家還是單位，越來越多的客戶希望隨時隨地使用移動電話，即便有固網(wǎng)的情況下也是如此。另外他們還希望覆蓋范圍能夠無處不在，并通過足夠的帶寬享受創(chuàng)新的移動數(shù)據(jù)服務。

大部分而且是越來越多的數(shù)據(jù)使用都發(fā)生在室內(nèi)，但宏蜂窩在室內(nèi)的覆蓋效果卻很差。因此，小型蜂窩在彌補覆蓋范圍和容量需求方面能夠起到重要作用。小型蜂窩不僅能減少斷線次數(shù)，提高數(shù)據(jù)速率，改善最終用戶的使用體驗，同時還能降低運營商的資本支出和運營支出，進而減少場地租金、維護和用電成本。

賽靈思Zynq?-7000 All Programmable SoC將處理器的軟件可編程性與FPGA的硬件可編程性完美結合在一起，實現(xiàn)了無與倫比的系統(tǒng)性能、靈活性與可擴展性，并在降低功耗、削減成本和加快上市進程方面獲得了顯著的系統(tǒng)優(yōu)勢。由于Zynq SoC同時具備軟/硬可編程功能，因此與傳統(tǒng)的SoC處理方案相比，能夠為客戶提供無與倫比的可編程功能和差異化能力。標準SoC僅具有軟件可編程性，極大地限制了設計靈活性和差異化，而且不利于有效地適應不斷發(fā)展演進的無線標準。

ZYNQ SoC是LTE小型蜂窩基站的理想選擇
Zynq SoC的高性能可編程邏輯和ARM處理器可讓客戶打造出能夠滿足當前及新一代無線設備不斷提高的傳輸帶寬需求的設計方案。設計團隊可在Zynq SoC的處理系統(tǒng)中實現(xiàn)協(xié)議棧，并觀察其運行情況。如果太過緩慢，可利用Vivado?設計套件高層次綜合(HLS)工具將代碼轉換為Verilog或VHDL格式，以便在Zynq SoC可編程邏輯中運行。這樣可以將一些功能代碼的運行速度提高700倍，同時釋放處理器以更快地執(zhí)行其他任務，從而提升整體系統(tǒng)性能。

很多小型蜂窩基站必須在無制冷風扇的條件下運行，因此對散熱提出了較高要求。Zynq SoC的功耗極低，這樣不僅可在系統(tǒng)中避免使用風扇，而且也不必安裝昂貴的散熱片。

很多小型蜂窩基站必須在無制冷風扇的條件下運行，因此對散熱提出了較高要求。Zynq SoC的功耗極低，這樣不僅可在系統(tǒng)中避免使用風扇，而且也不必安裝昂貴的散熱片。賽靈思還提供用來提高功率放大器效率的無線IP，這種IP有助于設計團隊進一步降低小型蜂窩基站的耗電量。

異構網(wǎng)路(HetNet)需要連接大量采用不同操作系統(tǒng)和協(xié)議的計算機和設備，為此，賽靈思推出了極富吸引力的All Programmable器件組合。這些產(chǎn)品具備最大的設計靈活性，僅單個可重配置器件即可滿足HetNet的多標準與多頻帶需求。無論客戶設計的是小型蜂窩還是傳統(tǒng)的宏蜂窩架構，都可以找到合適的賽靈思器件。賽靈思的Zynq SoC器件相對于任何其他器件而言，能夠提供更高的系統(tǒng)集成度，因此特別適用于小型蜂窩HetNet系統(tǒng)。雙核ARM? Cortex?-A9處理器能夠實時處理任務。其中的一個Cortex-A9處理器運行實時操作系統(tǒng)并負責處理L1控制任務，而另一個Cortex-A9則運行部分或全部更高層功能。

重負荷用戶層處理任務最好在硬件中完成。與多核SoC相比，結合使用賽靈思豐富的最佳LTE基帶功能集，集成的7系列FPGA架構能夠以更低的功耗實現(xiàn)卓越的實時性能。FPGA架構還可用來加速L2用戶層功能，從而減輕ARM處理器的負載，這樣設計人員就能夠靈活地加速架構中的硬件，從而提高更高層的性能。該架構還允許集成數(shù)字上變頻和下變頻(DUC/DDC)、可選峰值因數(shù)抑制(CFR)以及數(shù)字預失真(DPD)等數(shù)字前端(DFE)功能。這種高集成度可進一步降低功耗，并有助于減少LTE基站設計中非常重要的整體端對端時延問題。

小型蜂窩基站的靈活性
賽靈思提供一個與賽靈思LET基帶配套的基于Zynq SoC的LTE小型蜂窩基站參考設計，當然客戶也可以集成自己的LET基帶。另外，賽靈思還提供包括LTE協(xié)議棧、RAN安全、回程IPSec、時序與同步以及穩(wěn)健報頭壓縮(RoHC)等在內(nèi)的綜合而全面的軟件解決方案。

Zynq SoC支持PCIe?協(xié)議，這樣設計人員就能夠在基于SoC的LET小型蜂窩基站設計中輕松集成Wi-Fi功能。Zynq SoC的高性能處理功能和I/O，讓其理想適合用于帶集成無線回程的高性能小型蜂窩基站設計。此外，對JESD204B的支持使基于SoC的LET小型蜂窩基站可以輕松連接到任何業(yè)界領先的RF收發(fā)器。

針對低容量和中等容量的小型蜂窩基站，賽靈思采用Zynq SoC實現(xiàn)了一款具備集成物理層的高集成度解決方案。該物理層包括在可編程邏輯(PL)中實現(xiàn)的無線電+L1基帶，以及在處理系統(tǒng)(PS)中實現(xiàn)的更高層協(xié)議棧、回程傳輸管理和物理層時序與控制?？删幊踢壿嬤€可以為一些更高層功能提供硬件加速，從而使容量最大化（這是與同類競爭產(chǎn)品拉開距離的重要因素）。Zynq SoC系列通過單芯片實現(xiàn)方案可滿足多種部署情況。

考慮到目前Zynq SoC系列的處理能力，對于很高容量的小型蜂窩基站而言，賽靈思建議在可編程邏輯中實現(xiàn)無線電+L1基帶，在處理系統(tǒng)中實現(xiàn)相關時序與控制?？梢圆捎幂o助處理器來處理更高層協(xié)議棧和回程傳輸管理任務。

圖1中的上圖是典型的2X2 (2T2R) LTE小型蜂窩基站設計。此類設計的典型材料清單(BOM)一般包含三顆芯片：多核SoC、ASSP（用于數(shù)字前端）和小型FPGA（用于剩余的邏輯和存儲器）。下圖將這些芯片都集中到了單個Zynq SoC器件中（例如Z-7045），其中雙核ARM Cortex-A9負責運行LTE L2/L3協(xié)議棧。LTE L1被集成到FPGA架構中，并為L2提供硬件加速，以分擔IPSec、加密和RoHC等處理任務。FPGA架構還包含數(shù)字前端(DPD、DUC、DDC、CFR)。采用單芯片設計不僅能降低芯片間時延，實現(xiàn)最佳包處理能力，而且還可將材料成本降低25%，系統(tǒng)性能提高一倍，總功耗降低35%。

LTE小型蜂窩基站設計要求實現(xiàn)低成本、低功耗、高集成度和高可靠性。全集成、可擴展性和靈活性是實現(xiàn)上述目標的關鍵。Zynq-7000 All Programmable SoC具備雙核ARM處理器子系統(tǒng)、高系統(tǒng)性能和低功耗可編程邏輯，是一款能夠滿足當前及未來小型蜂窩基站需求的低成本解決方案。