乘法器和混頻器的區(qū)別 表面上看，都是做“乘法”了，其實(shí)區(qū)別很大。 乘法器，一般叫模擬乘法器，是用于
2009-11-13 16:37:25
NI Multisim 10經(jīng)典教程分享--模擬乘法器電路
2023-02-02 09:56:46
1015 我們使用調(diào)制器而不是乘法器有幾個原因。乘法器的兩個端口都是線性的，因此載波輸入上的任何噪聲或調(diào)制都會使信號輸入成倍并降低輸出，而調(diào)制器載波輸入的幅度變化大多可以忽略不計(jì)。二階機(jī)制會導(dǎo)致載波輸入端的幅度噪聲影響輸出，但在最好的調(diào)制器中，這些噪聲被最小化，這里不討論。
2023-01-30 14:26:351217 
隨著3G技術(shù)的發(fā)展，關(guān)于圖像、語音、加密等數(shù)字信號處理技術(shù)隨處可見，而且信號處理的實(shí)時性也要求越高。實(shí)時性即是要求對信號處理的速度要快，而乘法器是數(shù)字信號處理中重要的基本運(yùn)算，在很大程度上影響著系統(tǒng)的性能。人們開始開發(fā)高速的乘法器。
2022-07-03 11:14:202977 基于模擬乘法器MC1496的混頻電路
2022-06-07 15:21:50
11 一，乘法器 硬件乘法器是一個通過內(nèi)部總線與 CPU 相連的 16 位外圍模塊。MSP430 單片機(jī)可以在部改變 CPU 結(jié)構(gòu)和指令的情況下增加功能，這種結(jié)構(gòu)特別適用于對運(yùn)算速度要求很嚴(yán)格的情況。硬件
2021-11-26 09:36:133 本設(shè)計(jì)以16位乘法器的設(shè)計(jì)為基礎(chǔ)，從而掌握現(xiàn)代大規(guī)模集成數(shù)字邏輯電路的應(yīng)用設(shè)計(jì)方法，進(jìn)一步掌握電子儀器的正確使用方法，以及掌握利用計(jì)算機(jī)進(jìn)行電子設(shè)計(jì)自動化（EDA）的基本方法。由16位加法器構(gòu)成的以
2021-06-01 09:43:5626 簡化合成器的有源乘法器和除法器
2021-05-16 17:15:029 AD734：10 MHz四象限乘法器/除法器數(shù)據(jù)表
2021-05-15 10:18:0512 MT-079：模擬乘法器
2021-04-27 10:15:3210 在集成電路系統(tǒng)中，模擬乘法器在信號調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實(shí)現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2021-03-23 09:40:193460 
MT-079：模擬乘法器
2021-03-21 02:50:0612 64位乘法器設(shè)計(jì)實(shí)驗(yàn)是我在科大的第一個課程設(shè)計(jì)，verilog程序的熟練掌握對于微電子專業(yè)的學(xué)生來講是非常必要的，對于此次設(shè)計(jì)我也花費(fèi)了很長時間。
2021-03-08 15:22:0017 模擬乘法器是輸出電壓與兩路輸入電壓之積成正比的有源網(wǎng)絡(luò)。理想的乘法器具有無限大的輸入阻抗及零輸出阻抗，其標(biāo)尺因子不隨頻率變化并且與電壓的大小無關(guān)。如果理想的乘法器的任意一路輸入電壓為零時，則輸出電壓就為零。換句話說，它的失調(diào)、漂移和噪聲電壓均為零。
2021-02-18 17:21:195188 
模擬乘法器是對兩個模擬信號（電壓或電流）實(shí)現(xiàn)相乘功能的的有源非線性器件。
2021-02-18 16:37:287635 集成模擬乘法器（MC1496）構(gòu)成的混頻電路如圖所示。
2021-02-18 15:52:3026476 
乘法器（multiplier）是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。乘法器不僅作為
2021-02-18 15:08:0122932 
乘法器是模擬式電子式電能表的重要組成部分，也是電能表計(jì)量誤差的最主要來源。對時分割乘法器在諧波條件下的計(jì)量誤差進(jìn)行了定量的研究與分析，根據(jù)時分割乘法器的工作原理，推導(dǎo)其在諧波條件下計(jì)量誤差的理論表達(dá)式，并通過仿真計(jì)算驗(yàn)證計(jì)量誤差量化表達(dá)式的準(zhǔn)確性。
2019-12-24 07:05:002143 
乘法器（multiplier）是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。
2019-11-28 07:06:002848 在集成電路系統(tǒng)中，模擬乘法器在信號調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實(shí)現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2019-05-31 08:20:002299 
在微處理器芯片中，乘法器是進(jìn)行數(shù)字信號處理的核心，同時也是微處理器中進(jìn)行數(shù)據(jù)處理的關(guān)鍵部件。乘法器完成一次操作的周期基本上決定了微處理器的主頻。乘法器的速度和面積優(yōu)化對于整個CPU的性能來說是非常重要的。為了加快乘法器的執(zhí)行速度，減少乘法器的面積，有必要對乘法器的算法、結(jié)構(gòu)及電路的具體實(shí)現(xiàn)做深入的研究。
2019-05-15 08:27:0013918 
VerilogHDL語言實(shí)現(xiàn)的兩位陣列乘法器和傳統(tǒng)的 Booth編碼乘法器進(jìn)行了性能比較，得出用這種混合壓縮的器乘法器要比傳統(tǒng)的4-2壓縮器構(gòu)成的乘法器速度提高了10％，硬件資源占用減少了1％。
2018-12-19 13:30:2510152 
在做項(xiàng)目的過程中，經(jīng)常遇到乘法計(jì)算，乘法器的設(shè)計(jì)就尤為重要。乘法器決定了最終電路功能能否實(shí)現(xiàn)，資源使用量多少以及時序性能優(yōu)劣等。
2018-07-04 09:41:458521 32 位硬件乘法器是一個并行器件，而不是 CPU 內(nèi)核的一部分。這也就意味著：它在工作時不會涉及 CPU 的
2018-06-18 16:37:004709 
硬件乘法器是現(xiàn)代計(jì)算機(jī)中必不可少的一部分，其基礎(chǔ)是加法器結(jié)構(gòu)。
2018-05-11 10:52:458312 MSP430硬件乘法器是一種外圍設(shè)備，并不構(gòu)成MSP430 CPU的一部分。它允許進(jìn)行簽名和無符號數(shù)的乘法運(yùn)算。還支持乘法和累加（MAC）操作，這對于實(shí)現(xiàn)諸如有限脈沖響應(yīng)（FIR）濾波器的數(shù)字信號處理（DSP）任務(wù)是有用的。
2018-05-07 09:38:188 設(shè)計(jì)了一種新穎的3232位高速流水線乘法器結(jié)構(gòu)．該結(jié)構(gòu)所采用的新型Radix-16 Booth算法吸取了冗余Booth編碼與改進(jìn)Booth編碼的優(yōu)點(diǎn)，能簡單、快速地產(chǎn)生復(fù)雜倍數(shù)．設(shè)計(jì)完成的乘法器只
2018-03-15 13:34:006 周期波形Ascos（st）和Accos（ct）施加于乘法器（為便于分析，假定比例因子為1 V）輸入端，產(chǎn)生的輸出為： 但在大多數(shù)情況下，調(diào)制器是執(zhí)行此功能更好的電路。調(diào)制器（用來改變頻率的時候也稱為混頻器）與乘法器密切相關(guān)。乘法器的輸出是其輸
2017-11-15 14:45:1815 乘法器，求模運(yùn)算部分利用Barrett約減運(yùn)算，用硬件描述語言進(jìn)行FPGA設(shè)計(jì)與實(shí)現(xiàn)，避免了除法運(yùn)算。對于192位的操作數(shù)，完成Barrett模乘需要約186個時鐘周期，計(jì)算速率可以達(dá)到269.17 Mb/s。
2017-11-08 15:18:1932 模擬乘法器作用及電路
2017-10-23 09:22:4027 高速雙域乘法器設(shè)計(jì)及其應(yīng)用_鄭朝霞
2017-01-07 18:39:170 一個自己寫的八位數(shù)的乘法器
2016-12-01 15:45:2315 華清遠(yuǎn)見FPGA代碼-FPGA片上硬件乘法器的使用
2016-10-27 18:07:549 基于AD835的乘法器原理圖及PCB設(shè)計(jì)
2016-06-08 16:46:10175 ８乘８乘法器verilog源代碼，有需要的下來看看
2016-05-23 18:21:1624 模擬乘法器，大家自己有需要的趕緊下載吧，機(jī)不可失
2015-10-27 14:10:2057 簡單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應(yīng)用電路，并對其進(jìn)行了測試。最后設(shè)計(jì)了基于ADL5391的二倍頻電路
2013-06-08 17:56:58185 低壓高頻CMOS電流乘法器原理圖通過調(diào)節(jié)跨導(dǎo)參數(shù)k和參數(shù)a，來調(diào)節(jié)乘法器的增益。參數(shù)k和MOS管的尺寸直接相關(guān)。
2012-03-14 17:25:472210 
本文提出了一種高頻四象限電流乘法器。該乘法器電路結(jié)構(gòu)對稱。提出的乘法器電路工作在±1．18 V的電源電壓下。由于從輸人端到地的低寄生電容，該電路可以工作在高頻條件下，實(shí)驗(yàn)
2012-03-07 10:52:523244 
設(shè)計(jì)了一種支持IEEE754浮點(diǎn)標(biāo)準(zhǔn)的32位高速流水線結(jié)構(gòu)浮點(diǎn)乘法器。該乘法器采用新型的基4布思算法，改進(jìn)的4:2壓縮結(jié)構(gòu)和部分積求和電路，完成Carry Save形式的部分積壓縮，再由Carry Lo
2012-02-29 11:20:453111 本文著重介紹了一種基于WALLACETREE優(yōu)化算法的改進(jìn)型乘法器架構(gòu)。根據(jù)FPGA內(nèi)部標(biāo)準(zhǔn)獨(dú)特slice單元，有必要對WALLACE TREE部分單元加以研究優(yōu)化，從而讓在FPGA的乘法器設(shè)計(jì)中的關(guān)鍵路徑時延
2011-11-17 10:50:184715 
AD834具有的800MHz的可用帶寬是此前所有 模擬乘法器 所無法相比的。在推出AD834之前，ADI公司已經(jīng)有了大約20年設(shè)計(jì)模擬乘法器的歷史，也推出過其他的模擬乘法器產(chǎn)品，如：AD734四象限模
2011-07-18 15:33:21241 實(shí)驗(yàn)?zāi)康?1、熟悉Xilinx的ISE 軟件的使用和設(shè)計(jì)流程； 2、掌握Modelsim仿真軟件的使用方法； 3、用乘法運(yùn)算符實(shí)現(xiàn)一個16*16 乘法器模塊； 4、用IP核實(shí)現(xiàn)一個16*16 乘法器模塊； 5、用例化語
2011-05-20 17:00:1466 如圖所示為有負(fù)載驅(qū)動能力的乘法電路。由乘法器MPY600和高速緩沖器OPA633組成具有負(fù)載驅(qū)動能力的乘法器電路
2011-01-29 19:01:331273 
設(shè)計(jì)了一個基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運(yùn)
2010-09-29 16:46:5643 模擬乘法器在運(yùn)算電路中的應(yīng)用
8.6.1 乘法運(yùn)算電路
8.6.2 除法運(yùn)算電路
8.6.3 開方運(yùn)算電路
2010-09-25 16:28:45142 介紹了補(bǔ)碼陣列乘法器的Pezaris 算法。為提高運(yùn)算速度，利用流水線技術(shù)進(jìn)行改進(jìn)，設(shè)計(jì)出流水線結(jié)構(gòu)陣列乘法器，使用VHDL語言建模，在Quartus II集成開發(fā)環(huán)境下進(jìn)行仿真和功能驗(yàn)證
2010-08-02 16:38:0012 大多數(shù)數(shù)字功能可分為：數(shù)據(jù)通道、儲存器、控制單元、I/O。加法器和乘法器屬于數(shù)據(jù)通道部分。 一般對數(shù)據(jù)通道有如下要求：首先是規(guī)整性以優(yōu)化版圖，其次是局域性（時間
2010-05-25 17:43:346279 乘法器在通信電路中的應(yīng)用
普通振幅調(diào)制
2010-05-18 17:46:471220 乘法器在模擬運(yùn)算電路中的應(yīng)用
相乘運(yùn)算
2010-05-18 16:48:061796 變跨導(dǎo)乘法器
這種乘法器現(xiàn)在已經(jīng)成為一種工業(yè)上的標(biāo)準(zhǔn)方法，是應(yīng)用極為廣泛的優(yōu)質(zhì)乘法器。
2010-05-18 16:00:55999 可變跨導(dǎo)乘法器的品種
模擬乘法器就基單片結(jié)構(gòu)的形式來說，基本上分為兩大類，即用于處理交流小信號的如圖5.4-27所示的基本電路，以及適用于模擬運(yùn)算
2010-05-18 15:51:401552 
N象限變跨導(dǎo)乘法器
為了克服圖5.4-25所示的乘法器的缺點(diǎn)，在基電路的基礎(chǔ)上，采用了雙重差分放大式結(jié)構(gòu)，設(shè)計(jì)出如圖5.4-27所示的N象限變跨導(dǎo)乘法器。
2010-05-18 15:24:081424 
脈沖-寬度-高度調(diào)制乘法器
脈沖-寬度-高度調(diào)制乘法器雙稱為時間分割乘法器。這類乘法器電路原理圖如圖5.4-24A所示。圖中，三角波電壓UT和模擬輸入電壓UY
2010-05-18 14:23:531653 
1/4平方乘法器
這種乘法器是根據(jù)數(shù)學(xué)關(guān)系設(shè)計(jì)而成的，因此稱為1/4平方乘法電路，或稱1/4平方乘法器。其
2010-05-18 14:08:101652 
乘法器的基本概念
乘法器是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示：
UO
2010-05-18 14:03:5912929 
用模擬乘法器構(gòu)成的調(diào)幅電路
電路的功能
高頻的振幅調(diào)制可采用
2010-05-12 11:38:2311665 
乘法器對數(shù)運(yùn)算電路應(yīng)用
由對數(shù)電路實(shí)現(xiàn)乘法運(yùn)算的數(shù)學(xué)原理是：UO=EXP（INU11+INU12）=U11+U12
圖5.4-19示出了滿足上式的乘法器的方框
2010-04-24 16:03:192115 
對數(shù)字陣列乘法器的移位加算法、Pezaris 算法、Baugh-Wooley 算法的性能進(jìn)行了分析，討論其各自的特點(diǎn)；指出進(jìn)一步提高并行快速乘法器性能的研究重點(diǎn)。關(guān)鍵詞：陣列乘法器；
2009-12-14 09:28:1641 模擬乘法器AD834的原理與應(yīng)用:AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器。它工作穩(wěn)定，計(jì)算誤差小，并具有低失真和微功耗的特點(diǎn)，本文介紹了AD834模擬乘法器
2009-09-29 10:49:21180 本文設(shè)計(jì)了適用于 SOC（System On Chip）的快速乘法器內(nèi)核。通過增加一位符號位，可以支持24×24 無符號和有符號乘法。在乘法器的設(shè)計(jì)中，采用了改進(jìn)的Booth 算法來減少部分積的數(shù)目
2009-09-21 10:40:4220 模擬電路網(wǎng)絡(luò)課件 第四十節(jié):模擬乘法器
8.4 模擬乘法器
一、變跨導(dǎo)二象限乘法器
2009-09-17 17:04:371992 
模擬乘法器：The Analog MultiplierA simple embodiment of the analog multiplier is shown in Figure 24.
2009-05-16 16:18:583592 
AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器.它工作穩(wěn)定,計(jì)算誤差小,并具有低失真和微功耗的特點(diǎn),本文介紹了AD834模擬乘法器的主要特性、工作原理、應(yīng)用考慮和
2009-04-27 16:36:5784 一、實(shí)驗(yàn)?zāi)康?、了解模擬乘法器（MC1496）的工作原理，掌握其調(diào)整與特性參數(shù)的測量方法。2、掌握利用乘法器實(shí)驗(yàn)混頻，平衡調(diào)幅，同步檢波，鑒頻等幾種頻率變換電路
2009-03-22 11:21:31350
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論