RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解 ALINX NVMe IP 特性

FPGA技術(shù)專欄 ? 來源:FPGA技術(shù)專欄 ? 作者:FPGA技術(shù)專欄 ? 2024-11-14 13:59 ? 次閱讀

- ALINX NVMeIP -

在當下數(shù)據(jù)驅(qū)動的時代,企業(yè)對高性能存儲解決方案的需求不斷增加。NVMe AXI IP 憑借其支持大數(shù)據(jù)量、高速傳輸、低延遲等存儲性能優(yōu)勢,成為眾多開發(fā)者和企業(yè)的理想選擇。

NVMe專為 SSD 而生,通過直接利用 PCIe 通道,避免 SATA 協(xié)議和外置控制器(PCH)的額外延遲,使性能大幅提升,尤其在隨機 I/O 操作中表現(xiàn)突出。

NVMe PCIe SSD的 IOPs 性能可達高端企業(yè)級 SATA SSD 的十倍(具體場景為高隊列深度的隨機讀寫),同時支持自動功耗狀態(tài)切換和動態(tài)能耗管理功能,顯著降低功耗。

wKgZoWc1kTGAJ6sgAAFNc4rI_6s561.png

( NVMe/SAS/SATA 存儲設備單讀性能對比)

NVMe 協(xié)議憑借其高速傳輸、低延遲、高效能存儲和高可靠性的特點,在數(shù)據(jù)中心、邊緣計算、企業(yè)存儲、AI 服務器和云計算等領域有著廣泛應用。

ALINX NVMe IP 詳情

ALINX NVMe IP 針對當前數(shù)據(jù)密集型應用進行了深度優(yōu)化,顯著縮短了延遲時間,提升數(shù)據(jù)吞吐量,滿足云計算、大數(shù)據(jù)分析、人工智能、虛擬現(xiàn)實/增強現(xiàn)實( VR/AR )等前沿領域的迫切需求。


兼容性方面,NVMe IP 不依賴 CPU,全部由 FPGA 完成處理,需要 FPGA 具有足夠的資源和適當?shù)?a href="http://m.hljzzgx.com/v/tag/1751/" target="_blank">硬件支持。ALINX NVMe IP 目前支持AMD Virtex 7/ AMD UltraScale/AMD UltraScale+系列器件。

技術(shù)支持方面,ALINX 提供完善的技術(shù)支持和高效的定制化服務,由經(jīng)驗豐富的 IP 研發(fā)團隊專人對接,全程協(xié)助客戶完成 IP 集成和性能優(yōu)化,確??蛻粜枨罂焖賹崿F(xiàn)。

考慮到每個應用場景都有其獨特需求,ALINX NVMe AXI IP 為開發(fā)者提供了豐富的定制選項,允許根據(jù)特定的應用需求對其性能進行精準調(diào)整,包括不限于優(yōu)化特定工作負載下的數(shù)據(jù)傳輸速率,根據(jù)不同的存儲容量需求進行配置等。

以下是 ALINX NVMe IP 的詳細介紹:

wKgZoWc1kUqATuk2AAB60aUaxCs266.png

IP 資源消耗表

wKgZoWc1kVOAL8SwAACTfdomJ4Y428.png

注:IP 實際邏輯資源消耗受實例化中其他邏輯資源消耗影響

產(chǎn)品特性

功能支持:命令支持(Identify、Write、Read、Flush),兼容 NVMe 1.4 協(xié)議,支持 PCIe Gen 1.0-4.0;

性能參數(shù):

(1)最大隊列深度:每個隊列支持 65535 個 I/O 命令;

(2)傳輸速率:基于 PCIe 3.0 X4,讀寫速率均可達 3000MB/s;

靈活性:支持多種存儲單元(512 字節(jié) / 4096 字節(jié));

支持定制化服務:包括數(shù)據(jù)傳輸速率優(yōu)化和存儲容量配置;

版本支持:支持兩個版本(AXI FULL 版本 / AXI Stream 版本);

參考設計:XCZU19EG + FMC子板(FH1402)+SAMSUNG 980 M.2 SSD。

AXI-Master-FULL 版本

wKgZoWc1kWqAMX9dAABEqCJJPzY645.png

AXI-Stream 版本

wKgaoWc1kXOADpNGAACy8pm4tJY202.png

NVMe AXI IP 應用交互

wKgZoWc1kX2ACDEWAAA1jWsRkeE393.png

NVMe AXI IP 通過 PCIe Bridge 實現(xiàn) PCIe 協(xié)議交互,支持 AXI FULL 和 AXI Stream 兩種接口模式。用戶數(shù)據(jù)通過 AXI Interconnect 接入后,經(jīng)過 NVMe AXI IP 的協(xié)議邏輯處理,被打包為 PCIe TLP 包并寫入 NVMe SSD 存儲;同樣,數(shù)據(jù)從 NVMe SSD 提取后,通過協(xié)議解析和 AXI 接口傳遞到上層邏輯。

Example 舉例

AXI-Master-FULL 版本

wKgaoWc1kY-AVxbEAACfXFLxico133.png

AXI 讀寫:在系統(tǒng)正常啟動后,NVMe AXI IP 自動初始化并建立 PCIe 鏈路連接。初始化完成后,用戶的數(shù)據(jù)流通過 AXI Interconnect IP 傳送到 NVMe AXI IP 的 AXI Master FULL 接口,進行 NVMe 協(xié)議的處理。數(shù)據(jù)被打包為 TLP 層 PCIe 包,并通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD UltraScale+ 設備的 PCIe 集成模塊(Integrated Block for PCIExpress)連接,最終寫入 NVMe SSD 存儲。當需要讀取數(shù)據(jù)時,NVMe AXI IP 從 NVMe SSD 通過 RC/RQ/CC/CQ AXI Stream 接口提取數(shù)據(jù),再通過 AXI Master FULL 接口與 AXI Interconnect IP 連接,將數(shù)據(jù)傳輸?shù)狡渌?AXI 總線接口供用戶邏輯使用。

AXI-Stream 版本

wKgaoWc1kZeAVFFNAACNMBSiczQ521.png

AXI Stream 讀寫:在系統(tǒng)正常啟動后,NVMe AXI IP 自動進行初始化并建立連接。初始化完成后,用戶的數(shù)據(jù)流通過 AXI Stream 接口輸入到 NVMe AXI IP,執(zhí)行 NVMe 協(xié)議的交互處理。數(shù)據(jù)被打包為 TLP 層 PCIe 包,通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD UltraScale+ 設備的 PCIe 集成模塊連接,最終存儲到 NVMe SSD。當從 NVMe SSD 讀取數(shù)據(jù)時,NVMe AXI IP 使用 RC/RQ/CC/CQ AXI Stream 接口提取數(shù)據(jù),并通過 AXI Stream 接口傳輸給連接的視頻輸出 IP,進而通過視頻接口進行數(shù)據(jù)展示。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    602977
  • 存儲
    +關注

    關注

    13

    文章

    4296

    瀏覽量

    85798
  • IP
    IP
    +關注

    關注

    5

    文章

    1701

    瀏覽量

    149502
  • SSD
    SSD
    +關注

    關注

    21

    文章

    2857

    瀏覽量

    117367
  • nvme
    +關注

    關注

    0

    文章

    221

    瀏覽量

    22621
收藏 人收藏

    評論

    相關推薦

    三個月開發(fā)NVMe IP 不是夢

    有了NVMe開發(fā)助手,目了然,快速仿真,輕松排查問題,三個月開發(fā)出NVMe host IP不是夢,期待你的交流。
    的頭像 發(fā)表于 12-06 16:21 ?131次閱讀
    三個月開發(fā)<b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b> 不是夢

    淺談ALINX NVMe IP產(chǎn)品特性

    在當下數(shù)據(jù)驅(qū)動的時代,企業(yè)對高性能存儲解決方案的需求不斷增加。NVMe AXI IP 憑借其支持大數(shù)據(jù)量、高速傳輸、低延遲等存儲性能優(yōu)勢,成為眾多開發(fā)者和企業(yè)的理想選擇。
    的頭像 發(fā)表于 11-14 11:27 ?228次閱讀
    淺談<b class='flag-5'>ALINX</b> <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>產(chǎn)品<b class='flag-5'>特性</b>

    智慧公交是什么?帶你詳解智慧公交的解決方案!

    智慧公交是什么?帶你詳解智慧公交的解決方案!
    的頭像 發(fā)表于 11-05 12:26 ?271次閱讀
    智慧公交是什么?<b class='flag-5'>一</b><b class='flag-5'>文</b>帶你<b class='flag-5'>詳解</b>智慧公交的解決方案!

    芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創(chuàng)新加速的浪潮中,為更好地響應客戶群需求, 芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線 ,致力于為高性能數(shù)據(jù)傳輸和復雜計算需求提供 高帶寬、低延遲 的解決方案。發(fā)布的第IP
    的頭像 發(fā)表于 10-30 17:39 ?293次閱讀
     芯驛電子 <b class='flag-5'>ALINX</b> 推出全新 <b class='flag-5'>IP</b> 核產(chǎn)品線,覆蓋 TCP/UDP/<b class='flag-5'>NVMe</b> AXI <b class='flag-5'>IP</b> 核

    芯驛電子ALINX推出全新IP核產(chǎn)品線

    在創(chuàng)新加速的浪潮中,為更好地響應客戶群需求,芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線,致力于為高性能數(shù)據(jù)傳輸和復雜計算需求提供高帶寬、低延遲的解決方案。發(fā)布的第IP 核包括
    的頭像 發(fā)表于 10-30 11:53 ?228次閱讀
    芯驛電子<b class='flag-5'>ALINX</b>推出全新<b class='flag-5'>IP</b>核產(chǎn)品線

    NVMe A4S主機控制器IP用戶指南

    電子發(fā)燒友網(wǎng)站提供《NVMe A4S主機控制器IP用戶指南.pdf》資料免費下載
    發(fā)表于 08-12 14:49 ?0次下載

    ALINX VERSAL SOM產(chǎn)品介紹

    近日,2024 AMD Adaptive Computing Summit(AMD ACS)在深圳舉行,芯驛電子應邀出席作主題分享:《ALINX 基于 Versal 系列硬件解決方案》,闡述了 ALINX 模塊化產(chǎn)品設計理念,展示基于 Versal 系列芯片開發(fā)的新品及后
    的頭像 發(fā)表于 08-05 10:33 ?649次閱讀

    高性能NVMe主機控制器,Xilinx FPGA PCIe 3

    Self-test管理、IO(Page)讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶個簡單高效的接口實現(xiàn)高性能存儲解決方案。NVMe Host Controller IP DMA讀寫的順序傳輸長度可以配置
    發(fā)表于 04-20 14:41

    高性能NVMe主機控制器,Xilinx FPGA NVMe Host Accelerator IP

    )讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶個簡單高效的接口實現(xiàn)高性能存儲解決方案。NVMe Host Controller IP DMA讀寫的順序傳輸長度可以配置,最小是4K-Byte,最大
    發(fā)表于 04-10 22:55

    Xilinx FPGA高性能NVMe SSD主機控制器,NVMe Host Controller IP

    )讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶個簡單高效的接口實現(xiàn)高性能存儲解決方案。NVMe Host Controller IP DMA讀寫的順序傳輸長度可以配置,最小是4K-Byte,最大
    發(fā)表于 03-27 17:23

    Xilinx FPGA NVMe主機控制器IP,高性能版本介紹應用

    ,使用NVMe的多隊列特性NVMe Host Controller IP支持靈活配置DMA讀寫的通道個數(shù),按照NVMe隊列優(yōu)先級仲裁機制,
    發(fā)表于 03-09 13:56

    NVMe Host Controller IP實現(xiàn)高性能存儲解決方案

    電子發(fā)燒友網(wǎng)站提供《NVMe Host Controller IP實現(xiàn)高性能存儲解決方案.pdf》資料免費下載
    發(fā)表于 02-21 14:28 ?2次下載

    Xilinx FPGA NVMe Host Controller IP,NVMe主機控制器

    SSD,使用NVMe的多隊列特性,NVMe Host Controller IP支持靈活配置DMA讀寫的通道個數(shù),按照NVMe隊列優(yōu)先級仲
    發(fā)表于 02-21 10:16

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    NVMe Host Controller IP可以連接高速存儲PCIe SSD,無需CPU和外部存儲器,自動加速處理所有的NVMe協(xié)議命令,具備獨立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)
    的頭像 發(fā)表于 02-18 11:27 ?890次閱讀
    Xilinx FPGA <b class='flag-5'>NVMe</b>控制器,<b class='flag-5'>NVMe</b> Host Controller <b class='flag-5'>IP</b>

    詳解pcb回流焊溫度選擇與調(diào)整

    詳解pcb回流焊溫度選擇與調(diào)整
    的頭像 發(fā)表于 12-29 10:20 ?1640次閱讀
    RM新时代网站-首页