高速信號損耗我們的研發(fā)工程師經常就說一個頻率點和對應的衰減值，16G看到5.6dB；或者你們把銅絲加大，看能不能干到5.1dB，按照這兩個規(guī)格分別報價和出樣品，很多初入高速線纜行業(yè)的工程師聽到是云里霧里，什么鬼玩意，當我們將25Gbps信號速率升級到如今的56Gbps信號速率時，由于PAM4（Pulse Amplitude Modulation）信號制式的引入（IEEE 802.3BS小組），以太網Serdes鏈路上傳輸?shù)男盘柣l點也僅僅是從12.89GHz上移到13.28GHz（關鍵頻點），今天我們就討論下這個，具體要看哪個頻點的問題，為什么高速訊號看頻點，頻點和衰減值都是什么玩意，今天一起找找資料學習了解下.

高頻參數(shù)的科普

我們經常說25G的線纜，測試頻點在12.89G,從理論上來講這兩個不是一個東東，25G是說這對差分信號的傳輸速率，單位是bps，也就是我們常說的比特率。而協(xié)議上測試頻率12.89G指的是頻率，單位是Hz。25G信號的bps和12.89G的Hz之間有什么關系呢？要看編碼類型，要看碼型，NRZ是一半，PAM4是四分之一，以此類推。因為頻率指的是完成一個信號周期，比特率是每個電平都會計算。 如果是雙邊沿采樣，數(shù)據傳輸速率是通道帶寬的2倍，如果是單邊沿采樣，那數(shù)據傳輸速率就是通道帶寬。備注：數(shù)據傳輸速率是數(shù)字量概念，通道帶寬通常是模擬概念

信號頻率和傳輸速率的換算公式：

速率=頻率*每個周期中傳輸?shù)谋忍財?shù)具體公式為：速率=頻率*log2（傳輸?shù)姆枖?shù)）其中，頻率單位為赫茲（Hz），速率單位為比特每秒（bps），log2表示以2為底的對數(shù)。例如，設信號頻率為10kHz，每個周期中傳輸?shù)谋忍財?shù)為2，則速率為：速率=10*2=20kbps。又例如，設信號速率為100Mbps，傳輸?shù)姆枖?shù)為256，則頻率為：頻率=100M/log2（256）=12.5MHz。

通道帶寬：簡單講就是我們修的高速公路，如果一車道就是一個帶寬，如果幾車道，就乘以相對應的車道，得出來就是可以跑的帶寬，專業(yè)的書本上一般都這么寫，信道可以不失真地傳輸信號的頻率范圍，為不同應用而設計的傳輸媒體具有不同的信道質量，所支持的帶寬有所不同，信道容量:信道在單位時間內可以傳輸?shù)淖畲笮盘柫浚硎拘诺赖膫鬏斈芰?，信道容量有時也表示為單位時間內可傳輸?shù)亩M制位的位數(shù)（稱信道的數(shù)據傳輸速率，位速率），以位/秒（b/s）形式予以表示，簡記為bps；舉例說明：

PCIe是串行總線，PCIe1.0的線上比特傳輸速率為2.5Gb/s，物理層使用8/10編碼，即8比特的數(shù)據，實際在物理線路上是需要傳輸10比特的，因此：PCIe1.0 x 1的帶寬=（2.5Gb/s ）/ 10bit =250MB/s

這是單條Lane的帶寬，有幾條Lane，那么整個帶寬就是250MB乘以Lane的數(shù)目。PCIe2.0的線上比特傳輸速率在PCIe1.0的基礎上翻了一倍，為5Gb/s，物理層同樣使用8/10編碼，所以：PCIe2.0 x 1的帶寬=（5Gb/s ）/ 10bit = 500MB/s。同樣，有多少條Lane，帶寬就是500MB/s乘以Lane的數(shù)目。PCIe3.0的線上比特傳輸速率沒有在PCIe2.0的基礎上翻倍，不是10Gb/s，而是8Gb/s，但物理層使用的是128/130編碼進行數(shù)據傳輸，所以：PCIe3.0 x 1的帶寬=（8Gb/s）/ 8bit = 1GB/s。同樣，有多少條Lane，帶寬就是1GB/s乘以Lane的數(shù)目。由于采用了128/130編碼，128比特的數(shù)據，只額外增加了2bit的開銷，有效數(shù)據傳輸比率增大，雖然線上比特傳輸率沒有翻倍，但有效數(shù)據帶寬還是在PCIe2.0的基礎上做到翻倍。這里值得一提的是，上面算出的數(shù)據帶寬已經考慮到8/10或者128/130編碼，因此，大家在算帶寬的時候，沒有必要再考慮線上編碼的問題了。和SATA單通道不同，PCIe連接可以通過增加通道數(shù)擴展帶寬，彈性十足。通道數(shù)越多，速度越快。不過，通道數(shù)越多，成本越高，占用更多空間，還有就是更耗電。因此，使用多少通道，應該在性能和其他因素之間進行一個綜合考慮.

速率：開車在高速公路上跑，跑多快因素很多，主要有車道設計是否合理，一個設計跑300碼的瑪莎拉蒂跑車，你去我們鄉(xiāng)下的馬路跑也沒毛線用，本身車子的質量也很關鍵，線材的導體和特性設計等都會直接影響，專業(yè)書本在介紹的時候，一般這么寫，信道在單位時間內可以傳輸?shù)淖畲蟊忍財?shù)，信道容量和信道帶寬具有正比的關系：帶寬越大，容量越大，理論計算4M寬帶的公式是：4*1024/8 = 512K/s ,也就是說理論情況下4M寬帶網速下載速度最高可以達到512k/s， 基本上是這。

頻率：目前經常搞混的參數(shù)之一，RF系列的同軸線材中是最多引用頻率，視頻信號傳輸一般采用直接調制技術、以基帶頻率（約8MHz帶寬）的形式，最常用的傳輸介質是同軸電纜，同軸電纜是專門設計用來傳輸視頻信號的，其頻率損失、圖像失真、圖像衰減的幅度都比較小，能很好的完成傳送視頻信號的任務，但是現(xiàn)在采用對絞線版本也可以解決音視頻傳輸問題，故很多場合在成本問題上，會來考慮對絞線版本，對于差分對的傳輸線，傳輸速率或帶寬（Mbps）=時鐘頻率（MHz）位寬通道數(shù)*每時鐘傳輸數(shù)據組數(shù)（cycle）,480Mbps=240MHz*1*1*2, 每個時鐘周期傳送2次數(shù)據（這跟編碼方式有關USB為NRZI），也即當傳輸速率為480Mbps時，對應的時鐘頻率為240MHz，而且這個240MHz的時鐘頻率還是USB芯片里面晶振經過倍頻得到的，實際USB晶振有12MHz,24MHz,48MHz等

PCIE信號，有很多TX和RX的高速鏈路，不知道大家有沒有注意，其實還有一對100MHz的參考的時鐘。在高速信號發(fā)送過程中，發(fā)送芯片里有一個叫PLL（鎖相環(huán)）的模塊，會采樣100MHz的時鐘后進行倍頻，倍頻到可以采樣到高速信號的頻率，然后時鐘內嵌到數(shù)據通道中一起發(fā)送，到了接收端之后，又有一個新的模塊叫CDR模塊，中文名叫時鐘恢復模塊。它主要是負責從收到的數(shù)據信號中恢復出內嵌的時鐘，并用恢復出來的時鐘對數(shù)據信號進行采樣識別。一般我們做這種高速信號仿真只會關注接收端的波形或者眼圖，訊號在傳輸過程中由于受到內部結構穩(wěn)定性和外部環(huán)境的影響，數(shù)據線會受到衰減，其從發(fā)射端的訊號在接收端就有失真的現(xiàn)象，接收信號就變得不那么完美了，這個是正常的現(xiàn)象。除了關心接收端信號之外，你們有看過接收端進行CDR模塊恢復出來的時鐘信號嗎？把恢復出來的時鐘信號和接收端的高速信號放在一塊看，在截取的這一串數(shù)據信號中，時鐘信號通過上升和下降沿對數(shù)據信號進行采樣。對于高速信號來說，每一位的“1”或者“0”的位寬的倒數(shù)就是我們的速率25Gbps。那問題來了，時鐘信號的上升和下降沿都對數(shù)據進行采樣，那么時鐘頻率是多少呢？

為什么只看關鍵頻點

上面是比較理想情況下的channel的損耗參數(shù)，在16GHz是10.82dB的損耗，按照線性度來說32GHz處應該就是21.64dB了。那怎么證明我們是看16GHz處-10.82dB的損耗，而不是看32GHz處-21.64dB的損耗呢？我們看這個測試圖形在16GHz位置還是-10.82dB，但是過了20GHz后，立馬變成30dB的超大衰減，在20GHz處也是27dB。那如果20Gbps信號的損耗真的是要看到20GHz頻點的話，27dB的衰減在眼圖中估計就不成型咯。說明了20Gbps的損耗肯定就不是看20GHz頻點了，另外12.5GHz頻點之后的損耗對眼寬影響是巨大的（1倍頻之外主要影響上升沿）。

上升沿邊很重要

帶寬取決于信號的邊沿時間，而非信號頻率（同樣，定義傳輸線也是按照信號邊沿時間和傳輸延時的比例關系，而非信號頻率與傳輸延時的關系）。因此我們要樹立起一個觀念，在高速信號領域，信號邊沿時間的重要性是要高于信號頻率。只是在很多情況下，信號頻率與信號邊沿時間是息息相關的，即：信號頻率越高則信號邊沿時間越小。目前看第四個圖形測試圖形屬于眼圖邊延平滑有觸點導致不良.眼圖常用知識介紹

互連帶寬是對互連所能傳輸信號的最短邊沿的度量，舉個例子：假設互連帶寬為1GHz，那么它所能傳輸?shù)淖羁爝呇豏T=0.35/1GHz=350ps（本征邊沿時間）；如果邊沿時間為350ps的信號進入互連，那么由如下公式輸出邊沿時間：

RT2out = RT2in + RT2interconnect

RTout =√(350ps2＋350ps2) = 495ps。如果要使得互連對信號邊沿時間的影響不超過10%，那么互連的本征上升沿要小于該信號上升沿的50%，也就是說：互連的帶寬要大于信號帶寬的2倍；為傳輸1GHz帶寬的信號，互連帶寬至少需要2GHz。

RTout =√(350ps2＋175ps2) = 391ps。

此時互連帶寬對信號邊沿的影響是：391ps-350ps=41ps。大約為10%。

如上圖所示，從原則上講邊沿時間和時鐘的唯一約束是：邊沿時間一定小于周期的50%。