不用重新布局布線,更新時(shí)序約束,如何快速查看時(shí)序報(bào)告?
有時(shí)我們對時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整后的約束在之前版本中已存在,那么Vivado會給出警告信息,顯示這些約束會覆蓋之前已有的約束;如果是新增約束,那么就會直接生效。例如,我們需要把時(shí)鐘周期由10ns調(diào)整為8ns,就可以進(jìn)行如下圖所示的操作:
執(zhí)行上述命令后,就可以重新生成時(shí)序報(bào)告了。需要說明的是這種方法只是用來快速查看時(shí)序報(bào)告以評估時(shí)序性能。如果把調(diào)整后的時(shí)序約束添加到工程中重新布局布線,得到的結(jié)果很有可能跟這種方式看到的不一樣,這是因?yàn)椴季植季€本身是受時(shí)序驅(qū)動的。
如何查看當(dāng)前布線結(jié)果在更高速度等級芯片上的時(shí)序性能?
例如我們在速度等級為-2的芯片上完成了布局布線,需要進(jìn)一步評估在速度等級為-3的芯片上時(shí)序裕量會有多大的提升,或者觀察一下在速度等級為-1的芯片上時(shí)序能否收斂。這時(shí)我們只需用Vivado打開布線后的dcp,只是在打開dcp時(shí)選擇芯片型號對應(yīng)的速度等級為-3,其余封裝保持不變,這需要借助Tcl命令open_checkpoint完成,如下圖所示。在此基礎(chǔ)上生成時(shí)序報(bào)告即可對比時(shí)序性能的變化。
如何查看當(dāng)前設(shè)計(jì)BITSTREAM屬性信息?
可以使用如下Tcl命令生成BITSTREAM屬性信息,需要打開布線后的網(wǎng)表文件。第1列為屬性名,第2列為屬性值的類型,第3列為屬性是否只讀,第4列為屬性值。
如果要知道屬性的默認(rèn)值,可采用如下圖所示的Tcl腳本。
Vivado 2023.1 Pblock大小不合規(guī)報(bào)錯怎么處理呢?
在Vivado 2023.1中,如果Pblock大小不合規(guī)就會報(bào)錯,如下圖所示。這其實(shí)是合理的,Vivado 2023.1及之后的版本都會如此處理。而2022.2及之前版本則不會報(bào)錯,那是因?yàn)楣ぞ邥詣舆M(jìn)行調(diào)整,但這種調(diào)整只是保證Pblock大小合法,并不能保證一定符合用戶預(yù)期。正因此,2023.1版本開始就更為嚴(yán)格了。
-
芯片
+關(guān)注
關(guān)注
455文章
50714瀏覽量
423129 -
時(shí)序約束
+關(guān)注
關(guān)注
1文章
115瀏覽量
13416 -
布局布線
+關(guān)注
關(guān)注
1文章
88瀏覽量
15170 -
Vivado
+關(guān)注
關(guān)注
19文章
812瀏覽量
66470
原文標(biāo)題:Vivado使用小技巧
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論