給SiC FET設(shè)計(jì)PCB有哪些注意事項(xiàng)？
SiC FET（即SiC JFET和硅MOSFET的常閉共源共柵組合）等寬帶隙半導(dǎo)體開關(guān)推出后，功率轉(zhuǎn)換產(chǎn)品無疑受益匪淺。此類器件具有超快的開關(guān)速度和較低的傳導(dǎo)損耗，能夠在各類應(yīng)用中提高效率和功率密度。然而，與緩慢的舊技術(shù)相比，高電壓和電流邊緣速率與板寄生電容和電感的相互作用更大，可能產(chǎn)生不必要的感應(yīng)電流和電壓，導(dǎo)致效率降低，組件受到應(yīng)力，影響可靠性。此外，由于現(xiàn)在SiC FET導(dǎo)通電阻通常以毫歐為單位進(jìn)行測量，因此，PCB跡線電阻可能相當(dāng)大，須謹(jǐn)慎降低以保持低系統(tǒng)傳導(dǎo)損耗。
設(shè)定電流邊緣速率
SiC FET可輕松實(shí)現(xiàn)超過1000A/μs的電流邊緣速率（圖1），這樣SiC FET、其負(fù)載和本地去耦電容之間的開關(guān)回路周圍的電感會產(chǎn)生瞬態(tài)電壓（圖2）。例如，依據(jù)E = -Ldi/dt，100nH回路電感可產(chǎn)生100V的瞬態(tài)電壓，這會導(dǎo)致器件工作電壓提高、擊穿裕量減少且EMI增加。
圖1 ：與同等級的Si SJ MOSFET相比，SiC FET開關(guān)波形顯示 >1000A/μs 的邊緣速率
圖2 ：具有高di/dt的典型開關(guān)回路
這是真實(shí)的電感值，在典型電源應(yīng)用中，考慮到組件的物理尺寸，無法將其緊密封裝在一起。例如，根據(jù)Terman的等式1計(jì)算得出，如果寬度(W)為2.5mm且銅重量(T)為2oz (0.07mm)，對于每個 “出發(fā)” 和 “返回” 連接，僅50mm (l) 的PCB跡線可產(chǎn)生大約100nH的總電感。
?這個關(guān)系適用于隔離的出發(fā)和返回跡線，不適用于返回平面上方的單條跡線。有趣的是，從圖中可以看出，電感與跡線寬度和厚度的關(guān)系相對較小，長度是主要因素。（圖3）
圖3 ：根據(jù)等式1，隔離的跡線電感隨厚度和寬度的變化
圖表顯示，通過將高頻率去耦電容（圖2中的Cd）放置在比大直流鏈路電容更靠近開關(guān)的位置，可有效縮短長度并獲得最大優(yōu)勢，電容不是低電感類型時候效果更為明顯。如果出發(fā)和返回路徑十分接近，通常使用銅平面， 則電感大幅減少（圖4）。
圖4 ：返回平面在跡線下方可顯著減少總電感
根據(jù)Clayton的等式2，現(xiàn)在，與返回平面相距1.6mm(H)的2.5mm(W) 跡線的總回路電感僅為32nH。該等式對W/H>1有效，同樣，跡線厚度不是主要因素，但現(xiàn)在，跡線寬度以及跡線與平面之間的距離可產(chǎn)生顯著影響（圖5）。如果返回平面同時位于跡線上方和下方，則電感進(jìn)一步減少，并獲得增強(qiáng)屏蔽的額外優(yōu)勢。
柵極和源連接中的公共連接電感是一大問題
如果 SiC FET 柵極驅(qū)動回路及其源極電流共用任一長度的跡線，則公共連接的電感會產(chǎn)生瞬態(tài)電壓，其中負(fù)載電流階躍作用于柵極驅(qū)動（圖6）。最糟糕的情況是，關(guān)斷驅(qū)動信號的幅度減小，這可能會導(dǎo)致 “幻象導(dǎo)通”，在橋式轉(zhuǎn)換器支路中產(chǎn)生 “擊穿”，帶來災(zāi)難性損壞。即使分離的柵極驅(qū)動回路連接至三引腳TO-247器件的源極，仍有大約10nH的封裝電感，這是常見現(xiàn)象，無法消除，如果源極電流邊緣速率為1000A/μs，會產(chǎn)生10伏的瞬態(tài)電壓。在實(shí)際設(shè)計(jì)中，這些邊緣速率通常較為緩慢，解決方案之一是使用四引腳器件，并與源極建立單獨(dú)的內(nèi)部 “開爾文” 連接，比如UnitedSiC (Qorvo)提供的器件。這能夠?qū)⒐策B接電感降至大約1nH的裸片數(shù)據(jù)，從而實(shí)現(xiàn)更高的邊緣速率以及可能更低的動態(tài)損耗。
圖6 ：高源極 di/dt 和公共連接電感會產(chǎn)生瞬態(tài)柵極電壓電路電容可導(dǎo)致不必要的耦合
請注意，較寬的跡線可有效降低電感和瞬態(tài)電壓，但也會提高對相鄰跡線、組件和地面的電容。SiC FET所具備的高dV/dt 速率能夠引起位移電流，這會導(dǎo)致高EMI水平和混亂操作。例如，邊緣速率為100kV/μs 時，SiC FET可輕松開關(guān)，僅通過10pF就能產(chǎn)生1A。電流以通常難以識別的路線圍繞系統(tǒng)流動。在高側(cè)開關(guān)的源連接處，對主開關(guān)節(jié)點(diǎn)的電容是一個特殊問題。主開關(guān)節(jié)點(diǎn)可通過物理方式隔離，以避免耦合至任何敏感的控制或反饋連接。然而，始終有路徑通過柵極驅(qū)動器連接至系統(tǒng)其余部分，即使利用磁力或通過光耦合器將其隔離，信號路徑和提供柵極驅(qū)動電源的DC-DC轉(zhuǎn)換器中也將存在殘余電容。為此，在指定具有低耦合電容的隔離部件時，應(yīng)格外小心，最好不超過數(shù)pF。 開關(guān)節(jié)點(diǎn)和機(jī)箱接地之間的電容是共模EMI的主要來源，可能會導(dǎo)致超出法定限制。好在SiC FET等器件的效率往往意味著它們能夠使用小型未接地散熱器操作。如果必須使用較大的接地散熱器，開關(guān)器件和散熱器之間可使用銅箔形式的靜電屏蔽，但這勢必會提高熱阻，因此必須小心地對其進(jìn)行絕緣處理，以滿足安全標(biāo)準(zhǔn)。
散熱考慮因素 SiC FET的損耗通常非常低，因此PCB跡線和平面可作為散熱器，將結(jié)溫保持在合理的范圍內(nèi)。由于與其他發(fā)熱組件的相互作用，此類布局的熱阻可能很難量化，因此通常使用多物理模擬軟件來預(yù)測結(jié)果。PCB材料、層數(shù)及其銅重量、氣流方向和速率、表面輻射系數(shù)和其他組件產(chǎn)生的交叉加熱都必須考慮在內(nèi)。 熱量可使用散熱孔通過PCB傳遞，憑借僅大約0.25W/m-K的核心熱導(dǎo)率，對FR4進(jìn)行改進(jìn)。直徑為0.5mm、長1.6mm且壁厚為0.025mm的未填補(bǔ)散熱孔的熱阻約為100°C/W（圖7）。
PCB跡線電阻導(dǎo)致效率降低
現(xiàn)在，即使在高額定電壓下，SiC FET的導(dǎo)通電阻只有數(shù)毫歐，因此其傳導(dǎo)損耗可能非常低。然而，相關(guān)跡線電阻可能相當(dāng)大，因此應(yīng)盡可能減少跡線電阻，以維持SiC FET優(yōu)勢。為了評估影響，PCB電阻取決于銅電阻率、厚度、溫度和跡線長度。一種便捷的測量方式是沿著跡線計(jì)算 “平方” 的數(shù)量，例如，在25°C時，無論尺寸如何，35μm/1oz銅在每 “平方” 的電阻為0.5毫歐，所以1mm寬、 1mm長的跡線和10密耳寬、10密耳長的跡線一樣，電阻均為0.5毫歐。因此，正如我們在計(jì)算電感時使用的，對于長度只有 100mm的2.5mm跡線，測量得出其電阻為20毫歐——通常比最低的SiC FET導(dǎo)通電阻還要多。此外，隨著溫度升高，銅電阻增加，在本例中，100°C時，銅電阻增加至大約26毫歐，因此應(yīng)將這一因素考慮在內(nèi)。對于直跡線，“計(jì)算平方數(shù)” 的方法十分準(zhǔn)確，如有突然轉(zhuǎn)彎，由于電流集聚效應(yīng)，拐角處的電阻率會提高。無論如何，應(yīng)避免直角，以防止出現(xiàn)局部高電場強(qiáng)度，避免電壓擊穿風(fēng)險增加。 對于交流電，應(yīng)考慮 “趨膚效應(yīng)”，即隨著頻率增加，電流往往集中到表面流動，而不是在大部分導(dǎo)線內(nèi)流動。但對于PCB跡線，該效應(yīng)通常較小，趨膚深度約為66/f1/2mm，因此，即使在1MHz時，開關(guān)電流流向深度為0.07mm或總厚度為2oz的銅。諧波電流不會滲透得這么深，但其幅度更小。 當(dāng)高頻率交流電通過銅平面返回時，可以假設(shè)該路徑上的電阻更低。然而，由于電流集中到功率跡線下方且只有直流組件顯著分散，優(yōu)勢并不明顯（圖8）。
結(jié)論
應(yīng)了解并降低實(shí)際連接電阻，以便充分發(fā)揮SiC FET的潛在性能。在一些轉(zhuǎn)換拓?fù)浣Y(jié)構(gòu)中，寄生電感和電容可能是諧振槽的一部分，因此通常也應(yīng)該降低。在這種情況下，量化和控制電路值仍非常重要。
原文標(biāo)題：給SiC FET設(shè)計(jì)PCB有哪些注意事項(xiàng)？
文章出處：【微信公眾號：Qorvo半導(dǎo)體】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Qorvo
+關(guān)注
關(guān)注
17文章
641瀏覽量
77426
原文標(biāo)題：給SiC FET設(shè)計(jì)PCB有哪些注意事項(xiàng)？
文章出處：【微信號：Qorvo_Inc，微信公眾號：Qorvo半導(dǎo)體】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
SiC外延生長技術(shù)的生產(chǎn)過程及注意事項(xiàng)
SiC外延生長技術(shù)是SiC功率器件制備的核心技術(shù)之一，外延質(zhì)量直接影響SiC器件的性能。目前應(yīng)用較多的SiC外延生長方法是化學(xué)氣相沉積（CVD），本文簡要介紹其生產(chǎn)過程及
LMK5B12204時間抖動可以做到多少？有哪些注意事項(xiàng)？
計(jì)劃使用這款芯片，輸出250MHz給ADC芯片，不知道時間抖動可以做到多少？有哪些注意事項(xiàng)？有用過的朋友或者廠商幫忙介紹下，謝謝
發(fā)表于 11-11 10:01
SiC的離子注入工藝及其注意事項(xiàng)
離子注入是SiC器件制造的重要工藝之一。通過離子注入，可以實(shí)現(xiàn)對n型區(qū)域和p型區(qū)域?qū)щ娦钥刂?。本文簡要介紹離子注入工藝及其注意事項(xiàng)。
繞線電感定制的注意事項(xiàng)
電子發(fā)燒友網(wǎng)站提供《繞線電感定制的注意事項(xiàng).docx》資料免費(fèi)下載
發(fā)表于 09-20 11:24
?0次下載
CC13xx/CC26xx硬件配置和PCB設(shè)計(jì)注意事項(xiàng)
電子發(fā)燒友網(wǎng)站提供《CC13xx/CC26xx硬件配置和PCB設(shè)計(jì)注意事項(xiàng).pdf》資料免費(fèi)下載
發(fā)表于 09-03 11:12
?0次下載
LiFePO4設(shè)計(jì)注意事項(xiàng)
電子發(fā)燒友網(wǎng)站提供《LiFePO4設(shè)計(jì)注意事項(xiàng).pdf》資料免費(fèi)下載
發(fā)表于 09-03 09:24
?0次下載
Buck電路中PCB layout布局設(shè)計(jì)和注意事項(xiàng)
在DCDC電源電路中，PCB的布局對電路功能的實(shí)現(xiàn)和良好的各項(xiàng)指標(biāo)來說都十分重要。今天我們以Buck電路為例，分析如何進(jìn)行合理PCB layout布局以及設(shè)計(jì)中的注意事項(xiàng)。
PCB設(shè)計(jì)的EMC有哪些注意事項(xiàng)
一站式PCBA智造廠家今天為大家講講PCB layout的EMC設(shè)計(jì)應(yīng)該注意哪些? PCB設(shè)計(jì) emc注意事項(xiàng)。按照PCB設(shè)計(jì)流程，一個產(chǎn)品
FMD LINK 使用注意事項(xiàng)
電子發(fā)燒友網(wǎng)站提供《FMD LINK 使用注意事項(xiàng).pdf》資料免費(fèi)下載
發(fā)表于 05-06 10:11
?0次下載
SMT貼片打樣的注意事項(xiàng)有哪些？
的核心，在于深入考慮PCB板的功能需求及其可靠性要求，為后續(xù)的打樣流程奠定堅(jiān)實(shí)基礎(chǔ)。下面佳金源錫膏廠家來講解一下SMT貼片打樣的注意事項(xiàng)有哪些：談及SMT貼片打樣
高頻高密度PCB布局設(shè)計(jì)注意事項(xiàng)
清寶PCB抄板今天為大家講講PCB設(shè)計(jì)高頻電路板布線要注意什么?高頻電路PCB布局設(shè)計(jì)的注意事項(xiàng)?？茖W(xué)技術(shù)的高速發(fā)展就決定了所有企業(yè)都要有提
請問使用MINIPROG3有什么注意事項(xiàng)？
請問使用MINIPROG3有什么注意事項(xiàng)？我使用miniprog3時燒壞了3個，最近連續(xù)燒壞2個， 怎樣才能避免miniprog3燒壞？
發(fā)表于 02-21 07:12
PCB承載大電流操作方法 PCB承載大電流注意事項(xiàng)
PCB承載大電流操作方法 PCB承載大電流注意事項(xiàng)? PCB是電子產(chǎn)品中常見的一種基礎(chǔ)組件，它用來連接和支持電子元器件。在一些特殊的應(yīng)用中，PCB
浪涌抑制器的應(yīng)用及注意事項(xiàng)？
浪涌抑制器的應(yīng)用及注意事項(xiàng)？|深圳比創(chuàng)達(dá)電子
工商網(wǎng)監(jiān)
評論