高速的數(shù)據(jù)轉(zhuǎn)換在設(shè)計(jì)中有很多和一般數(shù)據(jù)轉(zhuǎn)換設(shè)計(jì)中相似的問(wèn)題，需要可靠的設(shè)計(jì)和穩(wěn)定的結(jié)構(gòu)。從基礎(chǔ)上來(lái)說(shuō)，兩者并無(wú)二致，但受限于芯片的限制，高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中更能窺見(jiàn)前沿的動(dòng)態(tài)性能發(fā)展。

在一個(gè)高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，放大器、DAC、ADC這些都是必不可少的。一般先考慮運(yùn)算放大器，接下來(lái)是在數(shù)據(jù)轉(zhuǎn)換中相當(dāng)重要的采樣/保持，再是DAC，ADC這些。

不管是兼容于ECL還是兼容于TTL的DAC，它們有很多組成部分是相同的，尤其是核心電流控制部分。目前最典型的單片工藝可以做到的數(shù)模轉(zhuǎn)化器，12位分辨率，還原時(shí)間25ns，精度±0.01%，差不多都在這個(gè)范圍內(nèi)。這種高速、高分辨率、低功耗的DAC包含了高精度的電流開(kāi)關(guān)、放大器、NPN等等。NPN中的薄膜電阻利用激光平衡技術(shù)能夠在很寬的溫度范圍內(nèi)維持12位的線性度。在這種DAC中，一般來(lái)說(shuō)只有極少數(shù)電容因?yàn)樘蠖鴮?dǎo)致不能集成，需要作為濾波和旁路的片外器件。

高速DAC如何控制電流？

為了控制通過(guò)輸出開(kāi)關(guān)的電流能足夠快，避免飽和十分重要，一旦晶體管飽和，恢復(fù)時(shí)間會(huì)遞增。不同的DAC結(jié)構(gòu)有不同的特點(diǎn)，二進(jìn)制結(jié)構(gòu)的DAC可以得到很高的精確度，但問(wèn)題在于在如此寬的電流范圍內(nèi)，精確匹配分立的電源流和開(kāi)關(guān)是很難的。

12位DAC滿刻度LSB電流仍然會(huì)太小難以匹配高速的開(kāi)關(guān)。這種結(jié)構(gòu)唯一的可取之處在于其不會(huì)損耗電流，耗散相比其他設(shè)計(jì)低得多。

另一種較為接近的方法是12位等值的電流開(kāi)關(guān)，12位等值權(quán)的電流源與伺服控制環(huán)精確匹配。如果所有的晶體管和電阻都能匹配得很好，這是一種很理想的技術(shù)，在失效性能上是控制得最小的，代價(jià)是高功率耗散。

實(shí)際設(shè)計(jì)中，數(shù)模轉(zhuǎn)換器一般都是混合這兩種設(shè)計(jì)。相同電流密度的MSB電流與LSB電流持續(xù)匹配。為了盡可能控制失效性能，DAC傳播延遲在負(fù)值的同時(shí)也有正的邏輯變化；為了解決低位高電流供應(yīng)，會(huì)犧牲提供的差動(dòng)驅(qū)動(dòng)器。如果以犧牲差動(dòng)驅(qū)動(dòng)器為代價(jià)來(lái)解決低位高電流供應(yīng)，那芯片必須附加十二位的差動(dòng)輸入。

設(shè)計(jì)中的誤差源

首先，為了使器件能夠保持高速，一個(gè)合適阻值的齊納擊穿是很有必要的。當(dāng)ECL處在低電平時(shí)，本該截止的基極即使微導(dǎo)通，傳導(dǎo)的總量對(duì)于一個(gè)12位的DAC來(lái)說(shuō)還是能夠承受的。

上面說(shuō)到，薄膜電阻利用激光平衡技術(shù)能夠在很寬的溫度范圍內(nèi)維持線性度。晶體管和薄膜電阻的匹配就是其中的誤差源。合理的晶體管匹配加之伺服環(huán)路的補(bǔ)償作用，能將溫度偏移性能控制得很好。配合合適的電阻選擇，可以獲得極其優(yōu)秀的阻抗匹配。這種水平的設(shè)計(jì)做到一個(gè)高增益的，有±1/2LSB線性度的DAC不是難事。

剩下的兩個(gè)誤差源來(lái)自輸出阻抗以及重疊誤差。輸出阻抗比較好確定，比較公式化，通過(guò)合適的設(shè)計(jì)即可消除。重疊誤差的產(chǎn)生就有很多原因了。首先就是補(bǔ)償產(chǎn)生的重疊誤差，在R-2R梯度的反向線中電阻產(chǎn)生。這種效應(yīng)可以通過(guò)盡可能減小梯度返回的阻抗來(lái)優(yōu)化。

ECL DAC更佳的性能

通常在設(shè)計(jì)中都會(huì)利用ECL DAC，比較于TTL DAC，ECL的邏輯延遲更小、噪聲更低，還有一點(diǎn)則是ECL數(shù)據(jù)寄存器有著更低的數(shù)據(jù)不對(duì)稱性。數(shù)據(jù)不對(duì)稱性產(chǎn)生于所有數(shù)字輸入在相同的時(shí)間內(nèi)不改變的時(shí)候，這種不對(duì)稱性可以理解為DAC輸出端口的失效率。

這個(gè)數(shù)值，一般通過(guò)測(cè)量LSB的單位失效區(qū)域來(lái)給出。失效時(shí)間的測(cè)量中，峰值失效振幅是器件帶寬的函數(shù)，當(dāng)帶寬減少時(shí)，峰值幅度將會(huì)減小，失效將持續(xù)更長(zhǎng)的時(shí)間。如果想進(jìn)一步減小失效，可以進(jìn)一步在DAC后面帶有的跟蹤和保持電路上做優(yōu)化。

小結(jié)

高精度高速的數(shù)模轉(zhuǎn)換器對(duì)于設(shè)計(jì)、版圖、工藝、制造的要求都很高，必須嚴(yán)格把控設(shè)計(jì)中所有的單元都有著足夠的精度。

不管是兼容于ECL還是兼容于TTL的DAC，它們有很多組成部分是相同的，尤其是核心電流控制部分。CMOS技術(shù)也已經(jīng)在數(shù)模轉(zhuǎn)換器中展現(xiàn)出了相當(dāng)高的性能，雖然基于CMOS的DAC分辨率上做到雙極技術(shù)和差不多，但是速度這一指標(biāo)上還是落下了雙極技術(shù)不少。GaAs技術(shù)近年來(lái)也開(kāi)始被用于設(shè)計(jì)超高速DAC，其拓?fù)浣Y(jié)構(gòu)在某種程度上和雙極設(shè)計(jì)十分相似。