對于系統(tǒng)廠商而言，如果說芯片是子彈，是糧食的話，那么芯片EDA工具則是制造子彈，加工糧食的工具，其重要性可見一斑。

現(xiàn)在要命的問題是，國產(chǎn)EDA工具在整個芯片設(shè)計的過程中貢獻度幾乎為零！

芯片設(shè)計及使用的EDA工具介紹

芯片設(shè)計分為前端設(shè)計和后端設(shè)計，前端設(shè)計（也稱邏輯設(shè)計）和后端設(shè)計（也稱物理設(shè)計）并沒有統(tǒng)一嚴格的界限，涉及到與工藝有關(guān)的設(shè)計就是后端設(shè)計。

1. 規(guī)格制定

芯片規(guī)格，也就像功能列表一樣，是客戶向芯片設(shè)計公司（稱為Fabless，無晶圓設(shè)計公司）提出的設(shè)計要求，包括芯片需要達到的具體功能和性能方面的要求。

2. 詳細設(shè)計

Fabless根據(jù)客戶提出的規(guī)格要求，拿出設(shè)計解決方案和具體實現(xiàn)架構(gòu)，劃分模塊功能。

3. HDL編碼

使用硬件描述語言（VHDL，Verilog HDL，業(yè)界公司一般都是使用后者）將模塊功能以代碼來描述實現(xiàn)，也就是將實際的硬件電路功能通過HDL語言描述出來，形成RTL（寄存器傳輸級）代碼。

4. 仿真驗證

仿真驗證就是檢驗編碼設(shè)計的正確性，檢驗的標(biāo)準就是第一步制定的規(guī)格?？丛O(shè)計是否精確地滿足了規(guī)格中的所有要求。規(guī)格是設(shè)計正確與否的黃金標(biāo)準，一切違反，不符合規(guī)格要求的，就需要重新修改設(shè)計和編碼。設(shè)計和仿真驗證是反復(fù)迭代的過程，直到驗證結(jié)果顯示完全符合規(guī)格標(biāo)準。

仿真驗證工具Synopsys的VCS，還有Cadence的NC-Verilog。

5. 邏輯綜合Design Compiler

仿真驗證通過，進行邏輯綜合。邏輯綜合的結(jié)果就是把設(shè)計實現(xiàn)的HDL代碼翻譯成門級網(wǎng)表netlist。綜合需要設(shè)定約束條件，就是你希望綜合出來的電路在面積，時序等目標(biāo)參數(shù)上達到的標(biāo)準。邏輯綜合需要基于特定的綜合庫，不同的庫中，門電路基本標(biāo)準單元（standard cell）的面積，時序參數(shù)是不一樣的。

所以，選用的綜合庫不一樣，綜合出來的電路在時序，面積上是有差異的。一般來說，綜合完成后需要再次做仿真驗證（這個也稱為后仿真，之前的稱為前仿真）。

邏輯綜合工具Synopsys的Design Compiler。

6. STA

Static Timing Analysis（STA），靜態(tài)時序分析，這也屬于驗證范疇，它主要是在時序上對電路進行驗證，檢查電路是否存在建立時間（setup time）和保持時間（hold time）的違例（violation）。這個是數(shù)字電路基礎(chǔ)知識，一個寄存器出現(xiàn)這兩個時序違例時，是沒有辦法正確采樣數(shù)據(jù)和輸出數(shù)據(jù)的，所以以寄存器為基礎(chǔ)的數(shù)字芯片功能肯定會出現(xiàn)問題。

STA工具有Synopsys的Prime Time。

7. 形式驗證

這也是驗證范疇，它是從功能上（STA是時序上）對綜合后的網(wǎng)表進行驗證。常用的就是等價性檢查方法，以功能驗證后的HDL設(shè)計為參考，對比綜合后的網(wǎng)表功能，他們是否在功能上存在等價性。這樣做是為了保證在邏輯綜合過程中沒有改變原先HDL描述的電路功能。

形式驗證工具有Synopsys的Formality。

前端設(shè)計的流程暫時寫到這里。從設(shè)計程度上來講，前端設(shè)計的結(jié)果就是得到了芯片的門級網(wǎng)表電路。

后端設(shè)計流程 ：

1. DFT

Design For Test，可測性設(shè)計。芯片內(nèi)部往往都自帶測試電路，DFT的目的就是在設(shè)計的時候就考慮將來的測試。DFT的常見方法就是，在設(shè)計中插入掃描鏈，將非掃描單元（如寄存器）變?yōu)閽呙鑶卧?。關(guān)于DFT，有些書上有詳細介紹，對照圖片就好理解一點。

DFT工具Synopsys的DFT Compiler

2. 布局規(guī)劃(FloorPlan)

布局規(guī)劃就是放置芯片的宏單元模塊，在總體上確定各種功能電路的擺放位置，如IP模塊，RAM，I/O引腳等等。布局規(guī)劃能直接影響芯片最終的面積。

工具為Synopsys的Astro

3. CTS

Clock Tree Synthesis，時鐘樹綜合，簡單點說就是時鐘的布線。由于時鐘信號在數(shù)字芯片的全局指揮作用，它的分布應(yīng)該是對稱式的連到各個寄存器單元，從而使時鐘從同一個時鐘源到達各個寄存器時，時鐘延遲差異最小。這也是為什么時鐘信號需要單獨布線的原因。

CTS工具，Synopsys的Physical Compiler

4. 布線(Place & Route)

這里的布線就是普通信號布線了，包括各種標(biāo)準單元（基本邏輯門電路）之間的走線。比如我們平常聽到的0.13um工藝，或者說90nm工藝，實際上就是這里金屬布線可以達到的最小寬度，從微觀上看就是MOS管的溝道長度。

工具Synopsys的Astro

5. 寄生參數(shù)提取

由于導(dǎo)線本身存在的電阻，相鄰導(dǎo)線之間的互感,耦合電容在芯片內(nèi)部會產(chǎn)生信號噪聲，串?dāng)_和反射。這些效應(yīng)會產(chǎn)生信號完整性問題，導(dǎo)致信號電壓波動和變化，如果嚴重就會導(dǎo)致信號失真錯誤。提取寄生參數(shù)進行再次的分析驗證，分析信號完整性問題是非常重要的。

工具Synopsys的Star-RCXT

6. 版圖物理驗證

對完成布線的物理版圖進行功能和時序上的驗證，驗證項目很多，如LVS（Layout Vs Schematic）驗證，簡單說，就是版圖與邏輯綜合后的門級電路圖的對比驗證；DRC（Design Rule Checking）：設(shè)計規(guī)則檢查，檢查連線間距，連線寬度等是否滿足工藝要求， ERC（Electrical Rule Checking）：電氣規(guī)則檢查，檢查短路和開路等電氣 規(guī)則違例；等等。

工具為Synopsys的Hercules

實際的后端流程還包括電路功耗分析，以及隨著制造工藝不斷進步產(chǎn)生的DFM（可制造性設(shè)計）問題，在此不說了。

物理版圖驗證完成也就是整個芯片設(shè)計階段完成，下面的就是芯片制造了。物理版圖以GDS II的文件格式交給芯片代工廠（稱為Foundry）在晶圓硅片上做出實際的電路，再進行封裝和測試，就得到了我們實際看見的芯片。

上圖中的工具，沒有一家是中國的。

IC設(shè)計EDA工具現(xiàn)狀----高度壟斷

EDA行業(yè)存在高度壟斷，前3家EDA公司（Synopsys、Cadence及Mentor）壟斷了國內(nèi)芯片設(shè)計95%以上的市場，他們給客戶提供完整的前后端技術(shù)解決方案。

國內(nèi)IC產(chǎn)業(yè)發(fā)展非常迅速，IC產(chǎn)業(yè)出現(xiàn)了很多新的方向，比如IOT，AI等，而且國內(nèi)芯片公司起點高，也采用了很多最新的工藝，比如16nm,12nm和7nm。新工藝和新芯片應(yīng)用方向給現(xiàn)有EDA行業(yè)和芯片設(shè)計流程帶來了新的挑戰(zhàn)，也給中小EDA公司帶來了很多新的機會，比如全芯片并行門級仿真，復(fù)雜電路的快速ECO收斂，先進工藝庫的穩(wěn)定性審查領(lǐng)域，EDA大廠在這些方面尚無成熟的解決方案，而中小EDA公司已經(jīng)提供了相關(guān)解決方案。

當(dāng)前國家大力發(fā)展芯片產(chǎn)業(yè)也給中小EDA公司帶來了新的機遇，但是國內(nèi)中小EDA企業(yè)的運營環(huán)境還是不容樂觀，存在人才和技術(shù)門檻兩個挑戰(zhàn)。在EDA軟件研發(fā)人才方面，國內(nèi)設(shè)立EDA專業(yè)的高校不太多，而且互聯(lián)網(wǎng)和金融行業(yè)吸引了大量的軟件開發(fā)人才，導(dǎo)致EDA軟件研發(fā)人才嚴重不足。

許多EDA公司不僅提供EDA軟件，同時也提供IP，這個模式目前越來越流行，其中有一個重要原因是：EDA公司設(shè)計IP，可以省掉采購EDA工具的費用，直接用自己開發(fā)的EDA工具即可，從而降低成本。另外，為提高IP的性能，EDA公司可以定制開發(fā)一些EDA功能來提升IP的質(zhì)量，而普通的IP公司這方面有一定欠缺。

本土EDA公司有哪些？

2019年3月16日，國家科學(xué)技術(shù)部黨組成員、副部長李萌在北京華大九天軟件有限公司（以下簡稱“華大九天”）考察調(diào)研中指出政府會持續(xù)關(guān)注和支持國產(chǎn)EDA的發(fā)展，希望并勉勵華大九天在中國電子的帶領(lǐng)下要有戰(zhàn)略定力，堅定不移地發(fā)展好國產(chǎn)EDA事業(yè)。

作為芯片設(shè)計領(lǐng)域的第一環(huán)，EDA在整個集成電路產(chǎn)業(yè)鏈條中擁有重要的地位，但EDA卻是我國集成電路的一大短板。

目前，在國家及地方政府大力支持集成電路產(chǎn)業(yè)發(fā)展的前提下，已擁有華大九天、廣立微、芯禾科技、藍海微、九同方微、博達微、概倫電子、珂晶達、創(chuàng)聯(lián)智軟等EDA企業(yè)，但大部分以點工具為主，缺乏全面支撐產(chǎn)業(yè)發(fā)展的能力，存在產(chǎn)品不夠全、與先進工藝結(jié)合存在不足、人才不足等問題。中國EDA的發(fā)展需要實現(xiàn)由“點”突破，向”線”、”面”發(fā)展。

當(dāng)然，我國EDA廠商也在力爭上游，并逐步突破國際壟斷。

華大九天

華大九天成立于2009年，其業(yè)務(wù)起步于原華大電子 “熊貓”EDA設(shè)計平臺。作為CEC中國電子旗下的二級子企業(yè)，目前已經(jīng)成為我國規(guī)模最大、技術(shù)最強的EDA龍頭企業(yè)，也是大規(guī)模集成電路CAD國家工程研究中心依托單位，承擔(dān)著國產(chǎn)EDA軟件研發(fā)與推廣的重任。

華大九天可以提供全流程數(shù)?；旌闲盘栃酒O(shè)計系統(tǒng)、SoC后端設(shè)計分析及優(yōu)化解決方案、平板(FPD)全流程設(shè)計系統(tǒng)、 IP 以及面向晶圓制造企業(yè)的相關(guān)服務(wù)，其業(yè)務(wù)包括EDA電子設(shè)計自動化、Foundry工程服務(wù)、IP及設(shè)計服務(wù)，客戶覆蓋國內(nèi)眾多集成電路企業(yè)。

天津藍海微科技有限公司

天津藍海微科技有限公司（以下簡稱“藍海微”）主要方向為layout相關(guān)EDA點工具與服務(wù)，據(jù)其官方介紹，該公司在寄生參數(shù)提取、版圖驗證、OpenAccess平臺軟件開發(fā)、PDK開發(fā)與自動生成等多個領(lǐng)域具有獨到的技術(shù)優(yōu)勢。

廣立微

杭州廣立微電子有限公司（以下簡稱“廣立微”）是一家提供性能分析和良率提升方案的供應(yīng)商，可以提供基于測試芯片的軟、硬件系統(tǒng)產(chǎn)品以及整體解決方案，可用于高效測試芯片自動設(shè)計、高速電學(xué)測試和智能數(shù)據(jù)分析的全流程平臺，利用特有的流程平臺與技術(shù)方法來提高集成電路性能、良率、穩(wěn)定性和產(chǎn)品上市速度的定制服務(wù)。

芯禾科技

蘇州芯禾電子科技有限公司（以下簡稱“芯禾科技”）成立于2010年, 專注電子設(shè)計自動化EDA軟件、集成無源器件IPD和系統(tǒng)級封裝SiP微系統(tǒng)的研發(fā)。芯禾科技致力于為半導(dǎo)體芯片設(shè)計公司和系統(tǒng)廠商提供差異化的軟件產(chǎn)品和芯片小型化解決方案，包括高速數(shù)字設(shè)計、IC封裝設(shè)計、和射頻模擬混合信號設(shè)計等。

成都奧卡思微電科技有限公司

成都奧卡思微電科技有限公司（以下簡稱“奧卡思”），奧卡思是由三位硅谷中國博士于2016年1月在硅谷創(chuàng)立，2018年3月落地于成都高新園區(qū)（總部），其主要業(yè)務(wù)為集成電路設(shè)計 (EDA)的研發(fā)和咨詢，在驗證工具方面獨具特色，已推出應(yīng)用于芯片設(shè)計的功能特性驗證的AveMC與全流程設(shè)計平臺MegaEC。

深圳鴻芯微納技術(shù)有限公司

深圳鴻芯微納技術(shù)有限公司成立于2018年1月，經(jīng)營范圍包括微電子超大規(guī)模集成電路芯片設(shè)計、電子設(shè)計自動化軟件工具及系統(tǒng)開發(fā)、納米級工藝庫開發(fā)、產(chǎn)品設(shè)計、計算機系統(tǒng)技術(shù)服務(wù)、銷售電子產(chǎn)品、經(jīng)營進出口業(yè)務(wù)等，曾用名“深圳阿凡達微納技術(shù)有限公司”，其EDA產(chǎn)品主要為Placement&Routing相關(guān)工具。

蘇州珂晶達電子有限公司

蘇州珂晶達電子有限公司（以下簡稱“珂晶達”）成立于2011年，提供半導(dǎo)體器件仿真、輻射傳輸和效應(yīng)仿真等技術(shù)領(lǐng)域的數(shù)值計算軟件和服務(wù)，產(chǎn)品特色在于深入理解物理原理，并用軟件高效地實現(xiàn)，使得能在工程實踐中快速應(yīng)用。

湖北九同方微電子有限公司

湖北九同方微電子有限公司（以下簡稱“九同方”）成立于2011年，擁有16名留美博士核心研發(fā)團隊。據(jù)其官網(wǎng)介紹，九同方可提供完備的IC流程設(shè)計工具，形成了IC電路原圖設(shè)計、電路原理仿真（超大規(guī)模IC電路、RF電路）、3D電磁場全波仿真的IC設(shè)計全流程仿真能力。

北京博達微科技有限公司

北京博達微科技有限公司（以下簡稱“博達微”）是器件模型、PDK 相關(guān) EDA 工具及 AI 驅(qū)動半導(dǎo)體參數(shù)測試解決方案供應(yīng)商。其官網(wǎng)顯示，博達微也是全球唯一提供包含高精密參數(shù)化測試、器件建模仿真、PDK 開發(fā)與驗證的完整軟硬件工程服務(wù)體系。

濟南概倫電子科技有限公司

濟南概倫電子科技有限公司（以下簡稱概倫）于2010年3月成立，是一家電路仿真/良率導(dǎo)向設(shè)計技術(shù)和半導(dǎo)體器件模型/噪聲測試解決方案的廠商，其產(chǎn)品發(fā)展方向包括新一代大規(guī)模高精度仿真及設(shè)計驗證平臺、針對納米級制造技術(shù)的半導(dǎo)體器件建模庫平臺及測試驗證系統(tǒng)等，即以建模、仿真和驗證為主。

杭州行芯科技有限公司

杭州行芯科技有限公司（以下簡稱“行芯科技”）是一家專注于集成電路芯片的設(shè)計軟件與IP開發(fā)的高新技術(shù)創(chuàng)業(yè)企業(yè)，其核心團隊來自于美國硅谷，致力為客戶提供人工智能時代算力與能耗、芯片性能與研發(fā)能力的解決方案。

國內(nèi)EDA研究現(xiàn)狀

在中國，業(yè)內(nèi)人士常說：“觀華大九天的發(fā)展歷程，便能看到中國EDA的發(fā)展之路。”的確，華大九天成立于2009年，其前身曾承擔(dān)了重大科技攻關(guān)研發(fā)項目熊貓IC CAD系統(tǒng)，并因此獲得國家科技進步一等獎，從而打破了當(dāng)時西方發(fā)達國家對中國EDA軟件的禁運。華大九天現(xiàn)有研發(fā)團隊碩博比例超過80%，擁有多名電子設(shè)計自動化專家。經(jīng)過9年的自主研發(fā)，華大九天已經(jīng)陸續(xù)向市場推出了二十余款自主知識產(chǎn)權(quán)的EDA軟件，其中部分產(chǎn)品在業(yè)內(nèi)技術(shù)處于領(lǐng)先水平，在國內(nèi)外擁有200余家客戶。華大九天作為IC CAD國家工程研究中心的依托機構(gòu)見證了中國EDA的成長。

機遇總是與挑戰(zhàn)并存，目前國內(nèi)在高端EDA工具研發(fā)方面，面臨著如Synopsys、Cadence和Mentor等國際EDA供應(yīng)商的巨大挑戰(zhàn)，即使是作為本土最大的EDA公司，華大九天目前也只能夠提供產(chǎn)業(yè)所需EDA解決方案的1/3左右。

華大九天還與中科院微電子所，復(fù)旦大學(xué)等國內(nèi)研究機構(gòu)合作開發(fā)EDA工具，積極與國內(nèi)頂尖高校合作開展“華大九天”大學(xué)計劃。近年來，華大九天先后與清華大學(xué)、復(fù)旦大學(xué)、浙江大學(xué)、福州大學(xué)等國內(nèi)一流高校開展了深入的人才培養(yǎng)計劃——聯(lián)合建立“華大九天實驗室”，與國科大微電子學(xué)院成立企業(yè)定制研究生班“2018華大九天班”，編訂相關(guān)教材，支持大學(xué)生及研究生設(shè)計大賽，為公司及行業(yè)豐富了人才的儲備。

3月16日，國微集團（深圳）有限公司（以下簡稱“國微集團”）與西安電子科技大學(xué)（以下簡稱“西電”）聯(lián)合舉辦西電國微EDA研究院揭牌儀式暨專家報告會。西電楊宗凱校長、中科院院士郝躍、清華大學(xué)微電子所所長魏少軍、西電黨委副書記楊銀堂、國微集團董事會主席黃學(xué)良、總裁帥紅宇、深圳鴻芯微納有限公司總裁黃小立等到場，共同見證了西電國微EDA研究院的正式成立。

國內(nèi)哪些高校IC設(shè)計做得好？

芯片設(shè)計方向的前10所大學(xué)：復(fù)旦大學(xué)微電子系、清華微電子、北大微電子、上海交通大學(xué)微電子、西安交通大學(xué)微電子、華中科技大學(xué)、浙江大學(xué)、東南大學(xué)、成電、西電。在這10所學(xué)校中，復(fù)旦、清華應(yīng)該屬于第一檔次；北大、上海交大、西安交大屬于第二檔次。剩余高校為第三檔次。

國內(nèi)鼓勵EDA發(fā)展政策

1、近日，深圳印發(fā)了《關(guān)于加快集成電路產(chǎn)業(yè)發(fā)展若干措施》，多措施推進深圳集成電路產(chǎn)業(yè)重點突破。

其中的亮點是：推出國內(nèi)首個明確支持EDA研發(fā)的政策。

a. 對從事集成電路EDA設(shè)計工具研發(fā)的企業(yè)，每年給予EDA研發(fā)費用最高30%的研發(fā)資助，總額不超過3000萬元。

b. 對集成電路設(shè)計企業(yè)購買EDA設(shè)計工具軟件的，按照實際發(fā)生費用的20%給予資助，每個企業(yè)年度總額不超過300萬元。

2、國微技術(shù)全資子公司國微集團（深圳）有限公司（“國微深圳”）已獲批國家重大科技專項，專項子課題“芯片設(shè)計全流程EDA系統(tǒng)開發(fā)與應(yīng)用”（“該項目”）已獲立項。為此，國微深圳將獲得該項目資助共計約4億元（資助），其中50%由中央財政經(jīng)費資助，其余50%由深圳市政府資金支持。截止公告發(fā)布日，國微深圳已收到首批中央財政經(jīng)費約7500萬元。

3、（2018年9月12日，北京）本土電子設(shè)計自動化（EDA）領(lǐng)軍企業(yè)北京華大九天軟件有限公司（華大九天）今日宣布，已完成2018年新一輪融資工作。華大九天近幾年業(yè)績成長迅速，伴隨EDA在集成電路產(chǎn)業(yè)鏈中的重要戰(zhàn)略地位日益凸顯，本輪融資獲得了眾多投資機構(gòu)的廣泛青睞，最終由國家集成電路產(chǎn)業(yè)投資基金（“大基金”）領(lǐng)投，中國電子、蘇州疌泉致芯、深創(chuàng)投、中小企業(yè)發(fā)展基金等跟投。自2017年底至今，華大九天已獲得累計數(shù)億元投資，這將極大地促進華大九天EDA及相關(guān)業(yè)務(wù)的快速發(fā)展。

國內(nèi)EDA產(chǎn)業(yè)落后原因淺析 ? 國內(nèi)IC產(chǎn)業(yè)發(fā)展非常迅速，IC產(chǎn)業(yè)出現(xiàn)了很多新的方向，比如IOT，AI等，而且國內(nèi)芯片公司起點高，也采用了很多最新的工藝，比如16nm,12nm和7nm。新工藝和新芯片應(yīng)用方向給現(xiàn)有EDA行業(yè)和芯片設(shè)計流程帶來了新的挑戰(zhàn)，也給中小EDA公司帶來了很多新的機會，比如全芯片并行門級仿真，復(fù)雜電路的快速ECO收斂，先進工藝庫的穩(wěn)定性審查領(lǐng)域，EDA大廠在這些方面尚無成熟的解決方案，而中小EDA公司已經(jīng)提供了相關(guān)解決方案。當(dāng)前國家大力發(fā)展芯片產(chǎn)業(yè)也給中小EDA公司帶來了新的機遇，但是國內(nèi)中小EDA企業(yè)的運營環(huán)境還是不容樂觀，存在人才和技術(shù)門檻兩個挑戰(zhàn)。 ? 在EDA軟件研發(fā)人才方面，國內(nèi)設(shè)立EDA專業(yè)的高校不太多，而且互聯(lián)網(wǎng)和金融行業(yè)吸引了大量的軟件開發(fā)人才，導(dǎo)致EDA軟件研發(fā)人才嚴重不足。其次，EDA行業(yè)存在高度壟斷，前3家EDA公司壟斷了國內(nèi)芯片設(shè)計95%以上的市場，他們給客戶提供完整的前后端技術(shù)解決方案，與他們之間無法正面競爭，只能通過提供他們沒有的點工具和更優(yōu)質(zhì)的服務(wù)來爭取客戶。 ? 在國家政策方面，建議國家制訂相關(guān)政策對國產(chǎn)EDA產(chǎn)品的采購傾斜（國產(chǎn)EDA工具沒人用是關(guān)鍵的原因）；其次，對最新的芯片研發(fā)方向，鼓勵芯片公司和風(fēng)投進入EDA產(chǎn)業(yè)，開發(fā)具有專用領(lǐng)域特色的EDA產(chǎn)品，并且采用國家采購政策給予中小EDA公司一定財政支持；另外，對于EDA產(chǎn)業(yè)加強軟件專利的保護，建立健康的EDA產(chǎn)業(yè)環(huán)境，國內(nèi)的EDA產(chǎn)業(yè)才能和IC設(shè)計公司一同快速成長。 ? 除了國家方面的大力扶持，國內(nèi)EDA產(chǎn)業(yè)界迫切需要研發(fā)出可以媲美國際大廠的產(chǎn)品。成熟工藝的設(shè)計，對應(yīng)的EDA設(shè)計軟件和流程都很完善和穩(wěn)定。只有在基于最先進工藝的設(shè)計中，才有可能發(fā)現(xiàn)流程的缺陷和潛在的產(chǎn)品機會。隨著更多設(shè)計公司產(chǎn)品向高階領(lǐng)域進軍，這也許是國內(nèi)中小EDA公司的機會。目前國內(nèi)有不少中小EDA公司還是踏踏實實的在做事情，我們希望IC設(shè)計公司還是可以給予這些國內(nèi)EDA公司機會，讓他們可以在舞臺上與國際大廠一較高下。

未來EDA軟件的發(fā)展方向 ? 云端軟件和服務(wù)是未來的趨勢，它有兩個好處，一是軟件按照服務(wù)的時間長短收費，對于客戶可以節(jié)省EDA的購買費用，比如客戶整個開發(fā)階段為12個月，其中前端階段時間8個月，后端階段時間是4個月，那么可以購買8個月的前端設(shè)計EDA軟件云服務(wù)和4個月后端實現(xiàn)EDA軟件云服務(wù)，相比原來需要購買1年的完整前后端設(shè)計EDA軟件許可，可以大大節(jié)省EDA軟件的許可費用；二、對于EDA軟件公司來說，提供EDA云服務(wù)也能有效的防止軟件盜版的發(fā)生，推進了軟件的正版化；不過數(shù)據(jù)安全問題仍然是云服務(wù)的突出問題，公有云無法滿足客戶的數(shù)據(jù)安全的要求，這個尚待完善。

不過這確實是EDA軟件的使用模式的未來方向，從按照軟件使用付費轉(zhuǎn)為按照服務(wù)質(zhì)量進行付費。云端服務(wù)的最大阻礙就在于EDA行業(yè)的高度壟斷，大的EDA公司應(yīng)該是不太愿意采用這種方式。不過對于公司內(nèi)部的私有云方式，有可能是他們可以接受的。

芯片敏捷設(shè)計也是一個主要方向。根據(jù)算法和軟件需求定義芯片架構(gòu)，結(jié)合模版元編程(Meta-Programming)和高層次綜合(HLS)的設(shè)計方法，快速設(shè)計、快速迭代，打造性能更優(yōu)的工業(yè)制造專用芯片。據(jù)了解，高層次抽象(HLS)技術(shù)，可以直接將高層次抽象代碼，例如C++等綜合成網(wǎng)表，因此可以極大的縮短芯片研發(fā)的周期。

同時利用圖靈完備的模板編程，讓芯片變得高度可配置化，快速適應(yīng)各種場景。值得一提的是，芯片敏捷設(shè)計(Agile Development)是最近國際芯片巨頭AMD、英偉達、高通等公司都在深入拓展的領(lǐng)域，也是過去一年中，美國最頂尖的政府研究機構(gòu)-國防高等研究計劃部（DARPA）重點資助的方向。

審核編輯：黃飛

?