在當(dāng)前的PCB 設(shè)計(jì)當(dāng)中，對于走線長度的要求越來越多。Expedition PCB 自動(dòng)調(diào)線的功能強(qiáng)大。在PCB 的設(shè)計(jì)當(dāng)中若能最大限度地使用Expedition PCB 的自動(dòng)調(diào)線功能，將有利于提高設(shè)計(jì)效率，特別是對于具有較多走線長度要求的設(shè)計(jì)。

在Expedition pcb 中設(shè)置等長的方法有：

Matched Group Length

Considered “Electrical Nets”

— Nets with Series Resistor

Matched Length Rules by Pin to Pin

Matched Length Rules by Considered Wire-Bond Length in Package

Multiple Matched Length Rules within Bus

一、Matched Length Rules by Considered Wire-Bond Length in Package

在當(dāng)前PCB 設(shè)計(jì)中，對于許多高速芯片之間的互連必須將芯片的IO PAD 到封裝Pin 之間的長度（封裝級(jí)互連長度）也考慮在內(nèi)，從而在一些設(shè)計(jì)當(dāng)中要進(jìn)行IO PAD 到IO PAD 總互連長度的匹配。通常芯片廠家會(huì)提供封裝級(jí)互連長度的參數(shù)，由于許多PCB 設(shè)計(jì)工具不支持將封裝長度直接加入到設(shè)計(jì)中，因此PCB設(shè)計(jì)者不得不參照IC 廠家提供的布線長度數(shù)據(jù)表進(jìn)行總互連長度的計(jì)算。這樣的調(diào)線過程比較費(fèi)時(shí)。Mentor 的Expedition Pcb 支持將封裝級(jí)互連長度直接輸入到設(shè)計(jì)中，從而設(shè)計(jì)者在調(diào)線中不再需要根據(jù)封裝級(jí)互連長度數(shù)據(jù)表進(jìn)行相關(guān)互連的長度調(diào)整計(jì)算，通過CES 的等長約束，可以讓Expedition 進(jìn)行自動(dòng)調(diào)線。下面通過一個(gè)簡單的例子來說明在 ExpeditionPcb 中設(shè)置Package Pin 長度進(jìn)行調(diào)線的過程。

對于圖1A 的PCB，具有兩個(gè)網(wǎng)絡(luò)INNER_8RNA2 和INNER_8TNA2。我們在CES 中設(shè)置INNER_8RNA2 和INNER_8TNA2 等長，公差為10mil，見圖1B。

圖1A 具有兩個(gè)網(wǎng)絡(luò)的PCB

圖1B CES 中等長設(shè)置

假定INNER_8TNA2 網(wǎng)絡(luò)所連接的芯片LXT358 其封裝級(jí)互連長度為500mil。通常在Allegro 中，設(shè)計(jì)者不得不將INNER_8TNA2 在PCB 走線長度調(diào)整為INNER_8RNA2 在PCB 上走線長度減500mil。而在Expedition 中，不需要如此麻煩，設(shè)計(jì)者在CES 中找到Parts 表，在LXT358 器件的Pin Package Length 下將INNER_8TNA2 網(wǎng)絡(luò)所對應(yīng)的Pin 腳的Pin Package Length 設(shè)置500mil，ExpeditionPCB 在布線和調(diào)線中會(huì)自動(dòng)地將該長度計(jì)入IO PAD 到IO PAD 總互連長度中。如圖2A。

INNER_8RNA2

INNER_8TNA2

圖2A Pin Pacakge Length 在CES 中的添加

添加 Pin Package Length 后，更新數(shù)據(jù)，Pin Package Length 值在CES 的等長約束中就有體現(xiàn)。如圖2B。與圖1B 對比更清晰。

圖2B Pin Package Lenth 在約束中體現(xiàn)

圖2C 考慮封裝級(jí)互連長度的調(diào)線結(jié)果

以上就是考慮封裝級(jí)互連長度的具體設(shè)置過程。在這里要注意一點(diǎn)就是自動(dòng)繞線后手工檢查的時(shí)候在CES 和Target Length 報(bào)告中以及標(biāo)尺中顯示的是計(jì)入封裝級(jí)互連長度后的總互連長度（見圖3A、圖3B 和圖3C）。

圖3A CES

圖3B Target Length 報(bào)告

圖3C 標(biāo)尺中的顯示

但是從圖3D 和圖3E 可知，在屬性和Length Summery 報(bào)告中，顯示的長度只限于PCB 上走線的長度，并沒有計(jì)入封裝級(jí)互連長度。

圖3D 屬性

圖3E Length Summery 報(bào)告

二、Multiple Matched Length Rules within Bus

當(dāng)今要求滿足不同時(shí)序要求的PCB 日益增多。要實(shí)現(xiàn)一些要求復(fù)雜的等長必須采用延遲公式來表示。延遲公式用來設(shè)定不同的pin pairs 或網(wǎng)絡(luò)滿足比較復(fù)雜的布線要求，它可以使用變量和常量來定義。并且一個(gè)網(wǎng)絡(luò)或者pin pairs 允許有多個(gè)公式，公式之間可以用#、：、《、》號(hào)分開。這樣設(shè)置起來就比較方便。下面通過一個(gè)比較常見的例子（如圖4A）來詳細(xì)介紹使用延遲公式來設(shè)置等長的具體設(shè)置過程。

圖4A 使用延遲公式來設(shè)置等長例子

具體要求：

（1）每8 位一組，長度要求匹配在+/-10th

（2）在不同的組之間，長度要求匹配在+/-100th

要滿足第一個(gè)要求只要將8 個(gè)網(wǎng)絡(luò)設(shè)置成一個(gè)Match 組即可，但是要同時(shí)滿足兩個(gè)要求使用Match 組不可能達(dá)到目的。這種情況下只能通過Formula 來實(shí)現(xiàn)。

首先給每一組創(chuàng)建一個(gè)變數(shù)：DQ0-DQ7.如圖4B 和圖4C

圖4B 每一組創(chuàng)建一個(gè)變數(shù)1

圖4C 每一組創(chuàng)建一個(gè)變數(shù)2

其次要滿足第一個(gè)要求只要在每一組的網(wǎng)絡(luò)后面輸入公式：“=DQ*+/-10th ”（*=0～7）即可。要同時(shí)滿足第二個(gè)要求只要在公式后面輸入#（#表示的是同時(shí)滿足的意思，一個(gè)網(wǎng)絡(luò)或PIN PAIRS 要同時(shí)滿足很多等長要求的話用#，#后面必須要有它自己的網(wǎng)絡(luò)或者pin pairs 名），然后輸入“=DQ*+/-100th ”（*=0～7，但不能與前一個(gè)公式中的*的內(nèi)容相同）。

最后的公式如下：

三、結(jié)束語

MENTOR 公司的Expedition PCB 布線工具為PCB 設(shè)計(jì)工程師提供了一個(gè)功能強(qiáng)大的PCB 設(shè)計(jì)手段，通過各種等長設(shè)置，可以設(shè)計(jì)出符合各種要求的信號(hào)時(shí)序和信號(hào)完整性，從而提高單板和系統(tǒng)的工作穩(wěn)定性，降低開發(fā)風(fēng)險(xiǎn)和開發(fā)成本，而當(dāng)今要求滿足不同時(shí)序要求的PCB 日益增多，靠手工繞線完全滿足不了實(shí)際的要求且耗時(shí)較長，通過軟件的自動(dòng)繞線在就大大縮短了設(shè)計(jì)周期。本文簡單介紹了兩中有特殊時(shí)序要求的等長設(shè)置方法，由于理解和掌握程度不深，錯(cuò)誤之處在所難免。