本文為大家?guī)?lái)cadence allegro pcb layout詳細(xì)教程 。

工程師的巨大福利，首款P_C_B分析軟件，點(diǎn)擊免費(fèi)領(lǐng)取

一、用Design Entry CIS（Capture）設(shè)計(jì)原理圖

1、創(chuàng)建工程

file--》new--》project ；輸入工程名稱，指定工程放置路徑；

2、設(shè)置操作環(huán)境Options--》Preferencses：

顏色：colors/Print

格子：Grid Display

雜項(xiàng)：Miscellaneous

常取默認(rèn)值

3、配置設(shè)計(jì)圖紙：

設(shè)定模板：Options--》Design Template：（應(yīng)用于新圖）

設(shè)定當(dāng)前圖紙Options--》Schematic Page Properities

4、創(chuàng)建元件及元件庫(kù)

File--》New Library --》選擇要添加到的工程

Design --》New Part.（或者在Library處右擊選擇New Part）

（1）Homogeneous：復(fù)合封裝元件中（多個(gè)元件圖組成時(shí)）每個(gè)元件圖都一樣（default適用于標(biāo)準(zhǔn)邏輯）

（2）Heterogeneous：復(fù)合封裝元件（多個(gè)元件圖組成時(shí)）中使用不一樣的元件圖（較適用于大元件）

一個(gè)封裝下多個(gè)元件圖，以View ext part（previous part）切換視圖 元器件封裝：

（1）place --》line畫線，用來(lái)畫封裝外形；

（2）place--》pin放置管腳；放單個(gè)或多個(gè)；

不同類型的管腳選擇的type不同；

5、繪制原理圖

（1）放置電器

Place--》part ；可以從設(shè)計(jì)緩存中，活著元件庫(kù)，軟件自帶元件庫(kù)，中選擇；選擇Add Library增加元件庫(kù)；

電源和地（power gnd）從右邊工具欄中選擇；

（2）連接線路 wire

bus：與wire之間必須以支線連接，并以網(wǎng)標(biāo)（net alias）對(duì)應(yīng)（wire:D0，D1.。。.D7;bus:D［0..7］） 數(shù)據(jù)總線和數(shù)據(jù)總線的引出線必須定義net alias

? ? ? （3）Schematic new page （可以多張圖：

單層次電路圖間，以相同名稱的“電路端口連接器”off-page connector連接

多層次式電路圖：以方塊圖（層次塊Hierarchical Block.。。）來(lái)代替實(shí)際電路的電路圖，以相同名稱Port的配對(duì)內(nèi)層電路，內(nèi)層電路之間可以多張，同單層連接

（4）PCB層預(yù)處理

編輯元件屬性

在導(dǎo)入PCB之前，必須正確填寫元件的封裝（PCB Footprint） 參數(shù)整體賦值（框住多個(gè)元件，然后Edit Properties），出現(xiàn)如圖所示的property editer； 編輯pcb footPrint（與allegro pcb中的元器件的封裝名稱相一致）；part Perference是網(wǎng)表導(dǎo)入allegro pcb后的元器件名稱；還能進(jìn)行其他屬性編輯；還可添加其他需要的屬性；

（6）分類屬性編輯

Edit Properties--》New ColumnClass:IC（IC，IO，Discrete三類，在PCB中分類放置） 放置定義房間（Room） Edit Properties--》New ColumnRoom 添加文本和圖像

添加文本、位圖（Place.。。）

6、 原理圖繪制的后續(xù)處理

（切換到項(xiàng)目管理器窗口，選中*.DSN文件，然后進(jìn)行后處理————DRC檢查、生成網(wǎng)表及元器件清單）

（1）設(shè)計(jì)規(guī)則檢查（Tools--》Design Rules Check.。。）

Design Rules Check

scope（范圍）：entire（全部）/selection（所選）

Mode（模式）：occurences（事件：在同一繪圖頁(yè)內(nèi)同一實(shí)體出現(xiàn)多次的實(shí)體電路） instance（實(shí)體：繪圖頁(yè)內(nèi)的元件符號(hào)） Action（動(dòng)作）：check design rules/delete DRC Report（報(bào)告）：

Create DRC markers for warn（在錯(cuò)誤之處放置警告標(biāo)記） Check hierarchical port connection（層次式端口連接） Check off-page connector connection（平坦式端口連接） Report identical part referenves（檢查重復(fù)的元件序號(hào)） Report invalid package （檢查無(wú)效的封裝）

Report hierarchical ports and off-page connector（列出port和off-page 連接） Check unconnected net Check SDT compatible Report all net names

（2）元件自動(dòng)編號(hào)（Tools --》Annotate）

scope（范圍）：Update entire design/selection

Action：Incremental reference update 增長(zhǎng)的自動(dòng)編號(hào)

unconfitional reference update

reset part reference to “？” 將編號(hào)重置為“？”；

Add/delete Intersheet Reference（在分頁(yè)圖紙的端口的序號(hào)加上/刪除圖紙的編號(hào)） Reset reference numbers to begin at 1 each page原理圖每個(gè)頁(yè)重置編號(hào)從1開始

（3）自動(dòng)更新器件或網(wǎng)絡(luò)的屬性（Tools--》Update Properties.。。）

7、生成網(wǎng)表

在原理圖檢查無(wú)誤后

Tools--》Create NetLists生成網(wǎng)表；